Программируемая логическая матрица

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления. Целью изобретения является уменьшение времени диагностирования программируемой логической матрицы (ПЛМ) со встроенными средствами контроля за счет совмещения во времени процесса проверки составляющих ПЛМ элементов И 10 и элементов ИЛИ 11. Для достижения этой цели в состав ПЛМ введен второй мультиплексор 19. Благодаря этому возможна одновременная диагностика элементов И и элементов ИЛИ ШТМ. 1 ип. Q

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

14 1 А1 (19! (11) (51) 4 С 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ь Ч: .: -;.; г)(„.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4107090/24-24 (22) 11.08.86 (46) 15.03.88. Бюл. )(10 (72) Н.Н.Шипилов, А.С,Поздняков и А.И.Поясков (53) 681 ° 327.66(088.8) (56) Авторское свидетельство СССР

В 739651, кл. G 11 С 15/04, 1980.

Авторское свидетельство СССР

У 1300456, кл. G 06 F 7/00, 1985. (54) ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ МАТРИЦА (57) Изобретение относится к вычислительной технике и может быть ис" пользовано в устройствах управления.

Целью изобретения является уменьшение времени диагностирования программируемой логической матрицы (IIJIM) со встроенными средствами контроля за счет совмещения во времени процесса проверки составляющих ПЛМ элементов

И 10 и элементов ИЛИ 11. Для достижения этой цели в состав ПЛМ введен второй мультиплексор 19. Благодаря этому возможна одновременная диагностика элементов И и элементов ИЛИ

ПЛМ. 1 ил.

1381 481

Изобретение относится к вычислительной технике и может быть использовано, например, в устройствах управления .

Цель изобретения — уменьшение времени диагностирования программируемой логической матрицы (ШМ) за счет совмещения во времени процесса проверки составляющих IUIM элементов И и элементов ИЛИ.

На чертеже изображена схема программируемой логической матрицы.

Программируемая логическая матрица (ПЛМ) содержит информационные вхо- 15 ды 1, информационные выходы 2, вход

3 синхронизации, первый 4 и второй 5 входы задания режима работы, выход 6 диагностической информации, контрольный выход 7, первый 8 и второй 9 бло- 20 ки контроля, элементы И 10 и элементы ИЛИ 11, которые выполнены в виде матриц элементов связи, первый буферный регистр 12 сдвига, первый 13 и второй 14 входные регистры сдвига, 25 второй буферный регистр 15 сдвига, блок 16 управления, первый мультиплексор 17, выходной регистр 18, второй мультиплексор 19, входы 20 и выходы 21 матрицы 10 (элементов И 10), 30 входы 22 и выходы 23 матрицы 11 (элементов ИЛИ 11), первый 24, второй 25 и третий 26 входы блока 16 управления, которые являются входами 4 и 5 задания режима работы и входом 3 синхронизации ПЛМ соответственно, четвертый 27 и пятый 28 входы блока 16 управления, первый 29, второй 30 и третий 31 выходы блока 16 управления и четвертый выход 32 блока 16 управ- 40 ления, который является контрольным выходом 7. ПЛМ.

С целью предотвращения гонок регистры 12-15 и 18 выполняются по двухступенчатой схеме или на D òðèãI I 11

45 г ер ах типа защелка, имеющих асинхронные установочные входы, Режим работы ПЗР1 определяется соответствующим набором сигналов на ее входах 4 и 5. IIJII может функционировать в режиме преобразования вход50 ной информации, в режиме ускоренной самопроверки, в режиме уточненной самопроверки и в режиме полной проверки. При этом последние трн ре55 жима являются режимами диагностиров ан ия ПЛМ.

Для реализации необходимых функций по преобразованию входной информации ПЛМ подвергается предварительной настройке путем селективногЬ отключения или подключения элементов связи в матрицах 10 и 11 любым известным способом (например, разрезанием или выплавлением перемычек, разрушении переходов, засылкой настроечной информации в элементы связи, обладающие памятью и т.п.), Средства настройки ПЛМ на чертеже не показаны.

Программируемая логическая матрица работает следующим образом.

В режиме преобразования входной информации на выходе 29 блока 16 управления формируется сигнал, запрещающий сдвиги и разрешающий параллельный прием информации в регистры

13-15, в результаre чего на выходе

31 устанавливается сигнал, запрещающий сдвиги в регистре 12 и разрешающий прием информации в регистр 18.

Исходное состояние регистров 12-14 и 18 может быть произвольным. На входы 1 IIJIM подается и-разрядное входное слово, подлежащее преобразованию в k-разрядное выходное слово. По первому синхроимпульсу, поступающему на вход 3 ПЛМ, входное слово принимается в регистры 13 и 14. При этом в регистр 13 заносятся прямые, а в регистр 14 инверсные значения всех разрядов этого слова. С инверсных выходов регистра 13 на входы 20,-20 матрицы 10 подаются инверсные значения разрядов принятого слова, а с инверсных выходов 20„„ -20 .„ регистра

14 — прямые значения разрядов того же слова. В соответствии с настройкой матрицы 10 на ее выходах 21 форМируется m-разрядное промежуточное слово. По второму синхроимпульсу это слово принимается в регистр 12 и в регистр 15. С выходов регистра 15 промежуточное слово поступает на входы 22 матрицы 11. В соответствии с настройкой матрицы 11 m-разрядное промежуточное слово преобразуется в

k-разрядное выходное слово, которое передается r выходов 23 матрицы 11 на входы регистра 18. По третьему синхроимпульсу выходное k-разрядное слово принимается в регистр 18 и вы- дается на информационные выходы 2

IIJIM. Каждое выходное слово, соответствующее входному слову, поступившему на входы 1 IIJIM в р-ом такте, появляется на выходах 2 ПЛМ в (р+2)ом такте. При этом в любом р-ом так138!481 те матрицей 10 осуществляется преобразование р-го входного слова в р-е промежуточное слово, матрицей 1 1 преобразование (р-1)-го промежуточного слова в (р- 1)-е выходное слово, 5 а регистр 18 хранит (р-2)-е выходное слово. Таким образом, преобразование входной информации в ПЛМ выполняется по принципу конвейерной обработки . слов, Режим ускоренной самопроверки может быть использован для определения технического состояния IIJIM непосредственно на месте ее применения. Пере- 15 ход в режим ускоренной самопроверки иэ режима преобразования входной информации выполняется соответствующей сменой сигналов на входах 4 и 5 IIJIM.

В результате такой смены сигналов на выходе 30 блока 16 управления появляется одиночный импульс, устанавливающий один из разрядов регистров 1314 и один из разрядов регистра 15 в единичное состояние, а остальные раз- 25 ряды данных регистров — в нулевое состояние. На выходе 29 блока 16 управления на все время ускоренной самопроверки устанавливается сигнал, разрешающий сдвиги н запрещающий параллельный прием информации в регистры 13-15. На выходе 31 блока 16 управления формируется сигнал, запрещающий сдвиги в регистре 12 и разрешающий параллельный прием информации в регистр 18, последовательную передачу информации из регистра 14 через мультиплексор 17 в регистр 13, а также последовательную передачу информации из младшего разряда регистра 15 через мультиплексор 19 в старший разряд регистра 15. В результате образуются два кольцевых регистра сдвига, один иэ которых состоит из регистров

13-14, а другой — иэ регистра 15.

По каждому синхроимпульсу со вхо45 да 3 ПЛМ в образованных кольцевых регистрах происходит циклический сдвиг единицы на один разряд.

При продвижении единицы через регистры 13-14 производится последовательный опрос входов, т.е. горизонтальных шин, матрицы 10. С инверсных выходов регистров 13-14 на i-ю опрашиваемую шину матрицы 10 поступает нулевой сигнал, а на остальные шины -55 единичные сигналы. В результате опроса i-ro входа матрицы 10 на ее выходах 21 появляется i-e промежуточное слово, состоящее из основных и контрольных разрядов. Для формирования контрольных разрядов используется часть столбцов матрицы 10 (например, один m-й столбец). Содержимое контрольных разрядов в каждом промежуточном слове определяется содержимым основных разрядов этого слова и применяемым видом контроля. Так, например, при использовании контроля по четности количество подключенных в ходе настройки элементов связи в каждой строке матрицы 10 может быть допоЛнено до четного. В этом случае каждое промежуточное слово, появляющееся при опросе на выходах 21 матрицы 10, должно содержать четное количество нулей.

Сформированное промежуточное слово поступает с выходов матрицы 10 в блок 8 контроля. Если ошибок нет, то на выходе блока 8 контроля и на выходе 32 блока 16 управления устанавливаются сигналы отсутствия ошибки.

При этом сигналы на выходах 29-31 блока 16 управления не меняются. По очередному синхроимпульсу i — е промежуточное слово принимается с выходов

21 матрицы 10 в регистр 12, а содержимое регистров 13-14 циклически сдвигается на один разряд. В следующем такте производится опрос (i+1)-ro входа матрицы 10 и т.д. Самопроверка матрицы 10 занимает 2п тактов. С началом (2n+1)-го такта происходит пересылка единицы иэ младшего разряда регистра 14 через мультиплексор 17 в старший разряд регистра 13 и цикл самопроверки матрицы 10 повторяется заново.

Одновременно с самопроверкой матрицы 10 выполняется самопроверка матрицы 11 по тому же принципу. При продвижении единицы по регистру 15 производится последовательный опрос входов, т.е. вертикальных шин, матрицы ll. В каждом j-OM такте (j = l,m) с прямых выходов регистра 15 на j-й вход матрицы 11 поступает единичный сигнал, а на остальные входы — нулевые сигналы. В результате опроса

j-го входа матрицы 11 на ее выходах

23 появляется выходное слово, состоящее, как и промежуточные слова, из основных и контрольных разрядов.

Это слово поступает в блок 9 контроля. Если нет ошибки, то на выходе блока 9 контроля и на выходе 32 бло1381481 ка 16 управления устанавливаются сигналы отсутствия ошибки. При этом сигналы на выходах 29-31 блока 16 управления не меняются. По очередному синхроимпульсу j -е выходное слово принимается с выходов 23 матрицы 11 в регистр 18, а содержимое регистра

15 циклически сдвигается на один разряд. В следующем такте производит- 10 ся опрос (j+1)-ro входа матрицы 11 и т.д. Самопроверка матрицы 11 занимает m тактов. С началом (ш+1)-го такта происходит пересылка единицы из младшего разряда регистра 15 через мультиплексор 19 в старший разряд регистра 15 и цикл самопроверки матрицы 11 повторяется заново.

Если в текущем такте ускоренной самопроверки матриц 10 и 11 любым из блоков 8 или 9 контроля обнаруживается ошибка, то на контрольном выходе 7 ПЛМ формируется сигнал неисправности, свидетельствующий об обнаружении дефектов в IIJIM. 25

Ускоренная самопроверка IUIM продолжается до тех пор, пока не будет изменен набор сигналов на входах 4 и 5 ПЛМ. О работоспособном состоянии IIJIM свидетельствует при этом отсутствие сигналов неисправности на контрольном выходе 7.

Режим уточненной самопроверки может быть использован для поиска дефектов с целью их последующего устранения или обхода путем перенастройки

ПЛМ. Отличие работы ПЛМ в режиме уточненной самопроверки от работы в режиме ускоренной самопроверки состоит.в следующем.

Если в текущем такте опроса матриц 10 и 11 любым из блоков 8 или 9 контроля обнаруживается некорректность поступающего на его входы слова, то на выходе этого блока появляется сигнал ошибки, а на контрольном выходе 7 ПЛМ вЂ” сигнал неисправности.

По очередному синхроимпульсу содержимое регистров 13-14 и 15 циклически сдвигается на один разряд. Тем самым подготавливается к опросу очередной вход матрицы 10 и очередной вход матрицы 11. Одновременно производится прием промежуточного слова с выходов 21 матрицы 10 в регистр 12 и выходного слова с выходов матрицы 55

11 в регистр 18. На выходе 31 блока

16 управления появляется сиг нал прерывания. Этим сигналом запрещается параллельный прием информации в ре" гистр 12, разрешаются сдвиги в регистре 12, а также передача информации последовательным кодом из регистра 12 через мультиплексор 17 в регистр 13 и из регистра 14 через мультиплексор 19 в регистр 15. Тем же сигналом запрещается прием информации в регистр 18. В результате образуется один кольцевой регистр сдвига, состоящий из последовательно соединенных,регистров 12-15. Далее по каждому очередному синхроимпульсу производится циклический сдвиг информации в регистрах 12-15. По мере сдвига эта информация вьдается последовательным кодом из регистра 15 на выход

6 ПЛМ. Сигнал прерывания удерживается на выходе 31 блока 16 управления в течение 2 (n+m) тактов. За указанный промежуток времени на выход 6

IIJIM выдается диагностическая последовательность иэ 2 (n+m) двоичных цифр. Первые m цифр этой последовательности содержат циклически сдвинутую на один разряд информацию о сигналах, имевших место в момент обнаружения ошибки на входах 22 матрицы

11, следующие 2п цифр — циклически сдвинутую на один разряд информацию о сигналах, имевших место в момент обнаружения ошибки на входах 20 матрицы 10, а последние m цифр — промежуточное слово, имевшее место в тот же момент времени на выходах 21 матрицы 10. Выходное слово, снятое в момент обнаружения ошибки с выходов

23 матрицы 11, сохраняется в регистре 18.

Таким образом, за 2 (n+m) тактов прерывания на выходы б и 2 ПЛМ выдается информация о состоянии всех входов и всех выходов элементов И матрицы 10 и элементов ИЛИ матрицы 11.

Анализ этой информации позволяет локализовать любые дефекты настройки, обнаруженные блоками 8 и 9 контроля, с точностью дл отдельных элементов связи матриц 10 и 11.

После выдачи диагностической информации, т.е. после 2 (n+m) тактов циклического сдвига, содержимое каж- ° дого из регистров 1?-15 автоматически восстанавливается (становится таким же, каким оно быпо на момент выдачи сигнала прерывания блоком 16 управления). На выходе 31 блока 16 управления взамен сигнала прерывания уста-, 1381481

011...11,101. ° .11, 110. ° .11, °, 111...10,011...11,...

2п воздействий и представляет собой для каждого Аналогично, последовательность из элементов И матрицы 10 полный про- воздействий в тактах опроса на вхаверяющий тест, позволяющий обнару- дах 22 матрицы 11 имеет вид жить любые константные неисправности этих элементов.

100...00, 010...00, 001...00,...,000...01, 100...00,.. °

m воздействий рых соединены с входами параллельного приема информации выходного регистра, выходы которого являются информационными выходами программируемой логической матрицы, последовательные выходы первого буферного и первого входного регистров сдвига соединены соответственно с первым информационПрограммируемая логическая матрица, содержащая элементы И, элементы навливается сигнал, запрещающий сдвиги в регистре 12, разрешающий параллельный прием в регистры 12 и 18 и циклические сдвиги в кольцевых реги5 страх 13-14 и 15. Тем самым осуществляется возврат в прерванную точку на продолжение одновременного опроса матриц 1О и 11.

Работа IIJIM в режиме уточненной са- 10 мопроверки повторяется до тех пор, пока не будет изменен набор сигналов на входах 4 и 5.

Режим полной проверки ПЛИ ориентирован на случай, когда достоверность результатов диагностирования должна быть особо высокой. Он может применяться, например, при организации диагностирования ПЛМ, преднаи представляет собой для каждого из элементов ИЛИ матрицы 11 полный проверяющий тест, позволяющий обнаружить 35 любые константные неисправности этих элементов, Следовательно, введенные в IIJIM средства обеспечивают в данном режиме генерацию полных проверяющих тес- 40 тов одновременно для элементов матрицы 10 и матрицы 11, совмещенное во времени выполнение этих тестов, а также выдачу результатов выполнения тестов на выходы 6 и 2 IIJIM. Выдача 45 из IIJIM результатов выполнения тестов делает возможным выявление любых константных неисправностей элементов И и ИЛИ, в том числе и тех неисправностей, которые не обнаруживаются бло- 50 ками 8 и 9 контроля.

Циклы полной проверки ПЛМ повторяются до тех пор, пока не будет изменен набор сигналов на входах 4 и 5.

Формула изобретения

55 значенных для использования в составе невосстанавливаемых устройств пычислительной техники.

В режиме полной проверки блок 16 управления производит периодическую смену сигналов на своем выходе 3 1 независимо от результатов работы бл ов

8 и 9 контроля. В течение одного такта на выходе 31 блока 16 управления удерживается сигнал, разрешающий опрос матриц 10 и 11, а в те .ение следующих 2 (п+т) тактов сигнал прерывания, обеспечивающий выдачу полученной йри опросе матриц 10 и 11 диагностической информации из IIJIM. При этом последовательность воздействий, поступающих в тактах опроса на входы 20 матрицы 10, имеет вид

ИЛИ, первый и второй блоки контроля, входы которых соединены с выходами элементов И и ИЛИ соответственно, первый и второй входные, первый и второй буферные и выходной регистры сдвига, блок управления и первый мультиплексор, причем входы параллельного приема информации первого и второго входных регистров сдвига являются информационными входами про1 граммируемой логической матрицы, а выходы соединены соответственно с входами элементов И, входы параллельного приема информации первого и второго буферных регистров сдвига соединены с выходами элементов И, выходы второго буферного регистра сдвига— с входами элементов ИЛИ, выходы кото10

1 381 481

Составитель А.Дерюгин

Техред М.Дидык

Корректор М.Демчик

Редактор А.Ревин

Заказ 1184/44

Тирах 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва„ Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ным входом первого мультиплексора и с последовательным информационным входом второго входного регистра сдвига, последовательный выход вто5 рого буферного регистра сдвига соединен с последовательныч информационным входом первого буферного регистра сдвига и является выходом диагностической информации программируемой логической матрицы, выход первого мультиплексора соединен с последовательным информационным входом первого входного регистра сдвига, первый и второй входы блока управления являются соответственно первым и, вторым входами задания режима работы программируемой логической матрицы, третий вход блока управления является входом синхронизации программируемой логической матрицы и соединен с входами синхронизации всех регистров, четвертый и пятый входы блока управления соединены соответственно с выходами первого,и второго блоков 25 контроля, первый и второй выходы блока управления соединены соответственно с управляющими и установочными входами первого и второго входных и второго буферного регистров сдвига, третий выход - e управляющими входами первого мультиплексора, первого буферного и выходного регистров сдвига, а четвертый выход является контрольным выходом программируемой логической матрицы, о т л и— ч а ю щ а я с я тем, что, с целью уменьшения времени диагностирования программируемой логической матрицы, в нее введен второй мультиплексор, первый информационный вход которого соединен с последовательным выходом второго входного регистра сдвига и вторым информационным входом первого мультиплексора, второй информационный вход — с последовательным выходом второгО буферного регистра сдвига, управляющий вход — с управляющим входом первого мультиплексора, а выход — с последовательным информа" ционным входом второго буферного . регистра сдвига.