Устройство для ввода информации

 

Изобретение относится к вычислительной технике и может быть использовано в качестве многоканального устройства ввода информации в системы обработки . Целью изобретения является повышение надежности устройства. Устройство содержит блок 1 памяти, два блока контроля 3 и 4, блок 2 сравнения, два коммутатора 5 и 6, три счетчика 7, 8 и 9, два элемента И 10, 11 и два формирователя импульсов 12 и 13. Цель изобретения достигается за счет уменьшения вероятности потери информации, поскольку устраняется однозначное соответствие между номером информационного датчика и адресом ячейки памяти блока 1, хранящей информацию о его предыдущем состоянии. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5D 4 б 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4102013/24-24 (22) 13.07.86 (46) 15.03.88. Бюл. М 10 (72) В. С. Лупиков (53) 68! 325.21(088.8) (56) Авторское свидетельство СССР

ЛЪ 1144101, кл. G 06 F 13/00, 1983.

Авторское свидетельство СССР

Х 1151978, кл. Ci 06 F 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ ВВОДА И НФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве многоканального уст„„SU„„1381522 A1 ройства ввода информации в системы обработки. Целью изобретения является повышение надежности устройства. Устройство содержит блок 1 памяти, два блока контроля 3 и 4, блок 2 сравнения, два коммутатора 5 и 6, три счетчика 7, 8 и 9, два элемента И 10, 11 и два формирователя импульсов 12 и 13. Цель изобретения достигается за счет уменьшения вероятности потери информации, поскольку устраняется однозначное соответствие между номером информационного датчика и адресом ячейки памяти блока 1, хранящей информацию о его предыдущем состоянии. 1 ил.

1381522

Изобретение относится к вычислительной технике и может быть использовано в качестве многоканального устройства ввода информации в системы обработки.

Целью изобретения является повышение надежности устройства.

На чертеже приведена функциональная схема устройства.

Устройство содержит блок 1 памяти, блок 2 сравнения, первый 3 и второй 4 блоки контроля, первый 5 и второй 6 коммутаторы, первый 7, второй 8 и третий 9 счетчики, первый 10 и второй 11 элементы И, первый 12 и второй 13 формирователи импульса, входы 14 — 16 и выходы 17 — 19 устройства.

В качестве блоков 3, 4 контроля могут быть использованы сумматоры по модулю два.

Счетчик 7 является счетчиком по модулю

М, где М вЂ” количество информационных входов коммутатора 5. Счетчики 8 и 9 являются счетчиками по модулю

Р, где Р— информационная емкость блока 1 памяти в словах. Причем Р)М

Устройство работает следующим образом.

Перед Hà÷àëoм работы сигналом Ilо входу !

6 установки счетчики 7 и 8 устанавливаются в нулевое состояние, а счетчик 9 устанавливается (в счетчик заносится код) в состояние М. Во время начальной установки сигналы на входе 15 управления должны отсутствовать.

После начальной установки устройство готово к опросу информационных датчиков с входов !4 устройства, который начинается с приходом синхронизирующего сигнала по входу 15 управления. До момента прихода первого синхросигнала по входу 15 счетчик 7 находится в нулевом состоянии, соответствуlolljpM адресу первого датчика.

Через коммутатор 5 информация этого датчика поступает на входы первой группы блока 2 сравнения, на входы второй группы которого поступает информация о предыдущем состоянии первого датчика, считываемая из блока I памяти по адресу, сформированному на выходах счетчика 8 и подаваемому на адресные входы блока I памяти через открытый для них кîMMóòàтор

6. В этом случае низкий уровень сигнала на выходе формирователя 13 импульса обеспечивает режим чтения для блока памяти и подключает к его адресным входам через коммутатор 6 сигналы с выходов счетчика 8.

Блок 2 сравнения сравнивает предыдущее и текущее состояния датчика, и если информация от датчика не изменилась по сравнению с его предыдущим состоянием, на выходе блока 2 присутствует низкий уровень сигнала. Если имеет место изменение информации, на выходе блока 2 устанавливается высокий уровень сигнала. Одновременно информация с выходов коммутатора 5 и блока 1 памяти подается на соответствующие блоки 3 и 4 контроля, которые формируют на своих выходах высокие уровни сигналов при наличии достоверных данных.

По переднему фронту синхросигнала на входе 15 устройства формировател ь 12 импульса формирует сигнал опроса элемента

И 10, на выходе которого появляется сигнал в случае изменения информации от анализируемого датчика и при отсутствии зафиксированных ошибок в данных. Сигнал на выходе 19 устройства является сигналом сопровождения данных, присутствующих на

1 выходах 17, и адресного признака, присутствующего на выходах 18 анализируемого датчика.

По заднему фронту сигнала на выходе формирователя 12 импульса формирователем ! 3 формируется сигнал, по которому к

20 адресным входам блока 1 памяти через коммутатор 6 подключаются выходы счетчика 9. Выходной сигнал формирователя 13 импульса опрашивает элемент И 11, выходной сигнал которого производит запись в блок 1 памяти новых данных анализируемого датчика при отсутствии в них ошибки, зарегистрированной блоком 3 контроля

Следует отметить, что для нормальной работы устройства сумма длительностей сигналов формирователей 12 и 13 импуль30 са должна быть меньше длительности синхросигнала по входу 15 устройства.

Задним фронтом сигнала по входу 15 производится модификация содер кимого счетчиков 7, 8, 9, т. е. к их содержимому добавляется единица. С приходом

35 следующего синхросигнала по входу 15 производится анализ и при необходимости вывод данных очередного датчика приемнику информации.

B первом цикле опроса датчиков при опросе первого датчика при коде 000 счет4О чика 7 производится чтение предыдущего значения данных первого датчика из ячейки с адресом 000 на счетчике 8 и последующая запись текущего значения данных первого датчика в ячейку с адресом 111 на

45 счетчике 9. После этого содержимое счетчиков 7, 8, 9 модифицируется. В следующем такте опрос второго датчика производится при коде 001 счетчика 7, чтение предыдущего состояния из ячейки с адресом

001 на счетчике 8, запись текущего состояgp ния второго датчика по адресу 000 на счетчике 9 и модификация содержимого счетчиков 7, 8, 9. В дальнейшем работа устройства аналогична.

Таким образом, в первом цикле опроса датчиков с первого по седьмой при последоSS вательном изменении кодов на счетчике

7 000, 001, 010, Oll, 100, 101, 1!О производится чтение предыдущих значений данных дат138!522 чиков из ячеек блока 1 памяти с адреса- р ми счетчика 8 последовательно 000, 001, н

Ol 0, 0 l 1, 1 00, 1 0 1, 1 1 0 и запись текущих т значений данных датчиков по адресам у счетчика 9 соответственно 111, 000, 001, п

010, 011, 100, 01. в

Во втором цикле опроса датчиков с пер- т вого по седьмой при последовательном изменении кодов на счетчике 7 000, 001, г

010, 011, 100, 101, 110 чтение предыду- т ших значений данных датчиков производит- 1О с ся по адресам счетчика 8 последователь в но 111. 000, 001, 010, Oll, 100, 101 и за- п пись текущих значений данных датчиков по т адресам счетчика 9 соответственно 110, 111, и

000, 001, О!О, 011, 100 и т. д. Таким об- м разом осуществляется устранение однознач- с ного соответствия номера информационно- к го датчика и номера ячейки блока 1 памя- б ти, где хранятся данные этого датчика. и.

Формула изобретения

Устройство для ввода информации, содержащее блок памяти, блок сравнения, первый счетчик, первый коммутатор, два элемента И, первый формирователь импульса, информационные входы первого коммутатора являются информационными входами устройства, выходы первого коммутатора соединены с информационными входами блока памяти, входами первой группы блока сравнения и являются информационными Bblxoдами устройства, выходы блока памяти соединены с входами второй группы блока сравнения, вход сброса первого счетчика является входом начальной установки уст4 ойства, выходы первого счетчика соединеы с адресными входами первого коммуатора и являются адресными выходами стройства, отличающееся тем, что, с целью овышения надежности устройства, в него велены два блока контроля, второй коммуатор, второй и третий счетчики и второй формирователь импульса, вход сброса второо счетчика и вход параллельной записи ретьего счетчика объединены с входом броса первого счетчика, счетные входы перого, второго и третьего счетчиков и вход ервого формирователя импульса являются актовым входом устройства, выходы второго третьего счетчиков соединены с инфорационными входами первой и второй групп оответственно второго коммутатора, выходы оторого соединены с адресными входами лока памяти, выход первого формирователя мпульса соединен с входом второго формирователя импульса и с четвертым входом

20 первого элемента И, выход которого является управляющим выходом устройства, выход второго формирователя импульса соединен с вторым входом второго элемента И и входом управления второго коммутатора, входы второго блока контроля соединены с Bhlxoдами блока памяти, выход второго блока контроля соединен с первым входом первого элемента И, входы первого блока контроля соединены с выходами первого коммутатора, а выход — с первым входом

30 второго элемента И и вторым входом первого элемента И, выход второго элемента И соединен с входом чтения-записи блока памяти, выход блока сравнения соединен с третьим входом первого элемента И. (<>CT3 l3 >

Редактор И Рыбчснко Техред И Всрсс Корректор Н Кор<>.>н

Заказ 844 46 Тираж >П4 Г!одписное

ВНИИПИ Государственно<о комитета Г(:(:Р по делам изобретений и открытий

1! З035, Москва,,Ж вЂ”.35, Раугвская наб., д 4!5

11р<>изводственно-полиграфическое предприя>ие, г Ужгород, ул. Проектная, 4