Параллельно-последовательный аналого-цифровой преобразователь

 

Изобретение относится к области измерительной техники и может быть использовано при построении быстродействующих преобразователей информа«h ции в системах обработки широкополосных сигналов. В устройство, содержащее п-разрядный параллельный аналогоцифровой преобразователь 7, компараторы 2, формирователи 4 разностного напряжения, источник 1 ойорного сигнала и шифратор 8, с целью повышения точности и быстродействия преобразования за счет реализации и амплитудной свертки сигнала и комьгутации сигналов в моменты равенства напряжений на входе и выходе коммутирующих элементов, введены аналоговые инверторы 5, ключи 6, первая и вторая группы 9 и 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователи 10 и 11 логических единицы и нуля соответственно и элемент ИЛИ 12. 2 ил. (Л с со 00 00 ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5ц 4 Н 03 М 1/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4081992/24-24 (22) 06.05.86 (46) 23.03.88. Бюл. 11 (72) В.А.Тесленко, А.М.Гладков и А.М.Литвин (53) 681.325(088.8) (56) Заявка ЕПВ (EP) У 0077470, кл. Н ОЗ К 13/175, опублик. 1981.

Авторское свидетельство СССР

Ф 1069156, кл. H 03 М 1/36, 1982. (54) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫИ

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области измерительной техники и может быть использовано при построении быстродействующих преобразователей информации в системах обработки широкополосных сигналов. В устройство, содержащее п-ðàçðÿäíûé параллельный аналогоцифровой преобразователь 7, компараторы 2, формирователи 4 разностного напряжения, источник 1 ойорного сигнала и шифратор 8, с целью повышения точности и быстродействия преобразования за счет реализации и амплитудной свертки сигнала и коммутации сигналов в моменты равенства напряжений на входе и выходе коммутирующих элементов, введены аналоговые инверторы 5, ключи 6, первая и вторая группы 9 и 13 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, формирователи 10 и 11 логичес- с2

Я ких единицы и нуля соответственно и элемент ИЛИ 12, 2 ил.

138350О

10

55

Изобретение относится к измери"I"åëüHîé технике и может быть использовано при построении быстродействук>щих преобразователей информации в системах обработки широкополосных сигналов,.

Целью изобретения является повышение точности и быстродействия преобразования эа счет реализации ампли1 удной свертки сигналов в моменты авенства напряжений на входе коммуирующих элементов.

На фиг. 1 приведена структурная

Схема устройства; íà фиг. 2 — дна>,рамма его работы.

Преобразователь содержит источ171 ик 1 опорного сигнала, (2 -1) ком, (v- 1 араторов 2, входную шину 3, 2

1 ормирователей 4 разностного напря.Ф г, (в- 1 ения, (2 -1jаналоговых инверте-, ов 5, 2 ключей 6, параллельный аналого-цифровой преобразователь 7,i шифратор 8, первую группу 9 из 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь 10 логического нуля, формирователь 11 логической единицы, элемент ИЛИ 12, вторую группу 13 из и

Элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

Работа рассматриваемого параллельо-последовательного аналого-цифроого преобразователя при линейно наастающем входном сигнале иллюстрирутся (фиг. 2) . Весь диапазон возможного изменения входного сигнала, Щ определяемый как р ° 2 (где тп — число старших разрядов выходного двоичного

Кода, а р — коэффициент преобразоваНия рассматриваемого АЦП), разбит на

Поддиапазоны, соответствующие единипе дискретности старших разрядов р.

Единица дискретности старших разрядов выходного кода связана с едини.цей дискретности малоразрядного параллельного АЦП 7 следующим соотнои шением p=q 2, где и — число разрядов параллельного АЦП 7 (число младших разрядов), q — единица дискретности параллельного АЦП 7. Диапазон преобразования параллельного АЦП и определяется как Ч(2 — 1) °

На выходе источника опорного сигнала формируются опорные напряжения, соответствующие уровням р, 2р, Зр...

2 р. При этом напряжения с уровнями р, 2р, ...(2"- 1)р подак>тся соответст" венно на входы компараторов с первого по (2 — 1)-й, а напряжения с четными уровнями 2р, 4р„ ..., 2 р подаются соответсiвенно на формирова тели разностного напряжения с перво(m-

Если входной сигнал не превышает напряжения, соответствующего уровню р, то на выходах компараторов устанавливаются логические "0". При этом на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 9 формируется логическая "1". Первый ключ открывается, а все остальные ключи находятся в закрытом состоянии. Входной сигнал поступает непосредственно на вход параллельного АЦП 7. Выходной код через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 13, которые выполняют роль управляемых инвертеров, без -инвертирования поступает на выход, формируя и младших разрядов. На выходе шифратора 8 формируется нулевое значение в m старших разрядах.

При превышении входным сигналом уровня р срабатывает первый компаратор. В результате первый ключ закрывается, а второй ключ открывается.

На вход параллельного АЦП 7 поступает с первого формирователя разностного сигнала разностное напряжение 2р-U,„ (участок 2 фиг.2). Это напряжение преобразуется в код, который с выхода параллельного АЦП 7 поступает, на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 13. На первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 13 поступает сигнал логическая

"1" с выхода элемента ИЛИ 12, инвертирующий выходной код параллельного

АЦП 7. На выходе шифратора 8 формиру.ется единица в младшем из m старших разрядов выходного. кода.

При входном напряжении, превышающем значение 2р срабатывают первый и второй компараторы. На выходе тре-. тьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 9 формируется управляющий сигнал, открывающий третий ключ. В результате напряжение с выхода первого аналого" вого инвертера, определяемое как (2р-U „ ), поступает на вход .параллельного АЦП 7.

На выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы формируется логический "0", так как срабатывают первый и второй компараторы. При этом через элемент ИЛИ 13 выдается управляющий сигнал, обеспечивающий прохождение прямого кода с выхода параллельного АЦП 7 на формирование п млад! 38350() шпх разрядов. На выходе шифратора 8 формируется единица во втором разряде. !

Аналогичным образом устройство работает при увеличении входного сигнала на последующих участках, т.е. реализуется амплитудная свертка сигнала на входе параллельного АЦП 7, При этом отпадает необходимость пре- 10 образования выходного кода в код

Грея, а затем в двоичный код, что имеет место в известных последовательно-параллельных аналого-цифровых преобразователях. 15

Формула изобретения

Параллельно-последовательный аналого-цифровой преобразователь, содер- 20 жащий и-разрядный параллельный аналого-цифровой преобразователь, где n— число младших разрядов. выходного двоичного кода, (2 -1) компараторов, где m — число старших разрядов выход- 25

{ -<1 ного двоичного кода, 2 формирователей разностного напряжения, первые. входы компараторов объединены с первыми входами формирователей разностного напряжения и являются входной 30 шиной, вторые входы компараторов соединены с соответствующими первыми выходами источника опорного сигнала, а выходы компараторов подключены к сООтветствующим входам шифратора выходы которого являются выходной шиной старших разрядов, вторые выходы источника опорного сигнала соединены с вторыми входами соответствующих формирователей разностного напряже- 40 ния, отличающийся тем, что, с целью повышения точности и быстродействия преобразования путем реализации амплитудной свертки сигнам ла, в него введены .2 ключей, форми-. 45

pnR: тель логического нуля, формпрова(ъ- 1 тель логической единицы, 2(— 1 аналоговых пннерторов, первая и вторая группы пз 2 и и элементов ИСКЛЮЧАЮ/

ЩЕЕ ИЛИ соответственно, элемент И{!И, при этом выходы ключей объединены и подключены к входу параллельного аналого-цифрового преобразователя, информационный вход первого ключа является входной шиной, информационные входы четных ключей соединены с выходами соответствующих формирователей раэностного напряжения с перво(m-i1 го по 2 -й, а информационные входы ,нечетных ключей, кроме первого, соединены с выходами соответствующих аналоговых инверторов с первого по

1 (m-i)

2 -1) -й, входы которых подключены к выходам одноименных формирователей разностного напряжения, управляющие входы ключей соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, первый вход

2 -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединен с выходом формирователя логического нуля, а выход

i-го компаратора, где i=1,2,...(2 -1), соединен с первым входом i-го и вторым входом (i+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы подключен к выходу формирователя логической единицы, выходы четных элементов ИСКПЮЧАЮЩЕЕ ИЛИ первой группы подключены к соответствующим входам элемента ИЛИ, выход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых подключены к соответствующим выходам параллельного аналого-цифрового преобразователя, а выходы являются соответствующей выходной шиной младших разрядов.

Йх

g+

21

2 р 6 я лил

ВЧОсто

Составитель 10.ÑnèðèäîíîB

Редактор В.Бугренкова Техред N.Ходанич Корректор И.Пилипенко

Заказ 1351/55 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграАическое предприятие, г.Ужгород, ул.Проектная, 4