Устройство формирования резервированного сигнала времени

 

Изобретение м.б. использовано в эталонах времени. Цель изобретения - повьшение надежности и обеспечение непрерывного резервированного сигнала времени и эталонной частоты . Для этого используется для формирования выходного сигнала времени при отсутствии любых п-2 сигналов на входе логического формирователя сигнал любого работоспособного хранителя частоты. При наличии нескольких сигналов, не совпадающих по фазе, выходной сигнал формируется яз сигнала , имеющего наименьшую фазовую задержку. 2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

85120 А2 (19) (11) (51)4 G 04 С 13/00

-1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA (61) 1092459 (21) 4125603/24-10 (22) 29.09.86 (46) 30.03.88. Бюл. У 12 (72) Е.В.Еремин и А.Г.Колмогоров (53) 681.11 (088.8) (56) Авторское свидетельство СССР

1092459, кл. G 04 С 13/00, 1985. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ РЕЗЕРВИРОВАННОГО СИГНАЛА ВРЕМЕНИ (57) Изобретение м.l5. использовано в эталонах времени. Цель изобретения — повышение надежности и обеспечение непрерывного резервированного сигнала времени и эталонной частоты. Для этого используется для формирования выходного сигнала времени при отсутствии любых и-2 сигналов на входе логического формирователя сигнал любого работоспособного хранителя частоты. При наличии нескольких сигналов, не совпадающих по фазе, выходной сигнал формируется из сигнала, имеющего наименьшую фазовую задержку. 2 з.п. ф-лы, 5 ил.

1385120

Изобретение относится к приборостроению, предназначено для получения резервированных сигналов высокой надежности и фазовой стабильности и

5 может быть использовано в эталонах времени.

Цель изобретения — повышение надежности и обеспечение непрерывного резервированного сигнала времени и эталонной частоты путем использования для формирования выходного сигнала времени при отсутствии любых (n-2) сигналов на входе логического формирователя: сигнала любого работоспособного хранителя частоты, причем при наличии нескольких сигналов, несовпадающих по фазе, выходной сигнал формируется иэ сигнала, имеющего наименьшую фазовую задержку. 20

На фиг.l изображена функциональная схема устройства; на фиг.2— схема блока разрешения аварийного сигнала; на фиг.3 — временные диаграммы работы блока; на фиг.4 — струк- 25 турная схема блока прохождения аварийного сигнала; .на фиг.5 — иллюстрация процесса обеспечения непрерывного резервированного сигнала времени. 30

Устройство содержит п каналов, в каждом из которых имеются идентичные хранители 1.1-1.п частоты, преобразователи 2.1-2.п входных сигналов, фаэовращатели 3.1-.3.п, управляемые 35 ключи 4.1-4.п, логический формирователь 5, усреднитель 6 фазы, буферный усилитель 7, делитель 8 частоты и формирователи 9.1-9.п сигналов отключения. Логический формирователь сос- 40 тоит иэ схем 10.1-10.С логического ф умножения, схем 11.1 — 11.п логического сложения и логического сумматора 12.

Устройство содержит также блок

13 разрешения аварийного сигнала,. блок 14 прохождения аварийного сигнала и управляемый ключ 15.

Блок 13 разрешения аварийного сигнала состоит из сумматора 16 посто- . янного напряжения на п входов, срав50 нивающего устройства 17 с регулируемым порогом срабатывания, спусковой схемы 18 и инвертора 19.

Блок 14 прохождения аварийного сигнала состоит из схемы.20 формиро55 вания импульса по заднему фронту сигнала на п входов, одновибратора

21, инвертора 22, схемы 23 логического умножения на два входа и мультиплексора 24.

Выходы каждого из фаэовращателей

3.1-3.п имеют, вывод для подключения контрольного разъема, выходы каждого формирователя 9.1-9.п сигналов отключения каналов имеют вывод для подключения сигнализации, Хранители 1.1-1.п частоты подключены к входам преобразователей 2.1-2.п входного сигнала, выходы которых подключены к входам фазовращателей 3.1З.п. Выходы фазовращателей подключены к одному иэ входов управляемых ключей 4.1 "4.п и входам блока 14 прохождения аварийного сигнала.Выходы управляемых ключей 4.1-4.п подключены к входам логического формирователя 5, выход которого подключен к входу управляемого ключа 15, выход управляемого ключа 15 подключен к входу усреднителя 6 фазы, к выходам которого подключены буферный усилитель 7 и делитель 8 частоты.

Выходы схем 11.1-ll.n подключены к входам схемы сумматора 12 и входам соответствующих формирователей 9.1—

9.п сигналов отключения каналов, выходы схем 9.1-9.п подключены к уп" равляющим входам ключей 4.1-4.п и входам блока 13 разрешения аварийного сигнала. Первый выход блока 13 разрешения аварийного сигнала подключен к управляющему входу ключа 15, а вто. рой выход соединен с открывающимся входом блока 14 прохождения аварийного сигнала, выход, которого подключен к входу усреднителя 6 фазы. Входы блока 13 разрешения аварийного сигнала являются входами сумматора 16 постоянного напряжения íà и входов, выход которого подключен к сравнивающему устройству 17 с регулируемым порогом срабатывания. Выход сравнивающего устройства 17 соединен .с входом спусковой схемы 18, выход которой соединен с входом инвертора 19 и является вторым выходом блока 13 разрешения аварийного сигнала. Выход инвертора 19 является первым выходом блока 13 разрешения аварийного сигнала. Входы блока 14 прохождения аварийного сигнала (фиг.4) являются входами схемы 20 формирования импульса по заднему фронту сигнала, а также информационными входами мультиплексора 24, выход которого является выходом блока

1385120

14 прохождения аварийного сигнала.

Выход схемы 20 формирования импульса по заднему фронту сигнала подключен к одновибратору 22, выход которого подключен к инвертору 22. Выход инвертора 22 подключен к первому входу схемы 23 логического умножения, второй вход которой является открывающим входом блока 14 прохождения аварийного сигнала, а выход подключен к открывающим входам мультиплексора 24.

Устройство работает следующим образом. !5

Сигналы синусоидальной формы с выходов хранителей 1.1-1.п частоты поступают на входы преобразователей

2.1-2.п входных сигналов, которые преобразуют сигналы синусоидальной формы в прямоугольные импульсы с частотой 1,0 МГц и длительностью

100 нс, которая определяется временем допустимого расхождения фаз сигналов хранителей частоты. Затем сиг- 25 налы поступают на фазовращатели 3.1—

3 и. Сфазированные сигналы с фазовращателей поступают на входы управляемых ключей 4.1-4.п, которые служат для отключения соответствующих каналов от логического формирователя при исчезновении входного сигнала .или временном расхождении фазы данного сигнала с остальными на величину большую, чем ширина импульса. Управ35 ление ключами производится вручную или автоматически. Кроме того, сигналы с выходов фазовращателей 3.1-3.п поступают на вход блока 14 прохождения аварийного сигнала, который слу- 40 дит для.пропуска на вход усреднителя 6 фазы импульсной последовательности, сформированной из исходных сигналов частоты и имеющей наименьшую фазовую задержку, т.е. опережающей по фазе все остальные. Пропуск такого сигнала осуществляется лишь при наличии сигнала "1" с блока

l3 разрешения аварийного сигнала,в противном случае сигнал на выходе блока 14 отсутствует. С выходов замкнутых управляемых ключей 4.14.п сигналы поступают на логический формирователь 5, предназначенный для формирования резервированного сигнала из нескольких исходных.

Сигналы, поступившие на логический формирователь, логически перемножаются на схемах 10.1-10.Ñ „, которые реализованы на логических элементах И. Перемножение сигналов необходимо для того, чтобы при дальнейшем логическом сложении исключить сигналы, временные расхождения между которыми наибольшие в данный момент. С выходов схем 10.1 — 10.C сигналы поступают на схемы 11.!в

11.п реализованные на трехвходовых логических элементах ИЛИ, в которых происходит логическое сложение выи ходных сигналов блоков 10. 1-10.С

В результате на выходе каждой из схем 11.1-11.п образуется импульсный сигнал, наличие которого соответствует тому, что сигнал данного канала перекрывается по времени хотя бы с одним из сигналов, поступающих на логический формирователь.

С выходов схем !1,1-11.п сигналы поступают на логический сумматор 12, В результате логического суммирования сигналов на выходе сумматора 12 образуется резервированный импульсный сигнал, длительность которого равна временному интервалу, перекрываемому импульсами, оставшимися после исключения импульсов, имеющих наибольшее временное расхождение.

Процесс формирования выхбдного сигнала логического формирователя проиллюстрирован на фиг.5 для исходных сигналов 1 импульсных последовательностей ) Xl, Х2, ХЗ:

U = Xl . Х2 YXl ° XÇ YX1 - Х2 V Х2 . X3 Y

МХ! ХЗЧХ2 - ХЗ.

Кроме того, сигналы с выходов схем 1!.l-ll.п поступают на входы формирователей 9.1-9.п сигналов отключения каналов. Эти схемы преобразуют входные сигналы в постоянное напряжение, которое поддерживает соответствующие управляемые ключи в замкнутом состоянии и сигнали- зируют прохождение сигнала данного канала через логический формирователь.

Постоянное напряжение (например, U,U и U >) с выходов схем

0.1-9.п (фиг.3a ) подключено также к входам сумматора 16 постоянного напряжения блока 13 разрешения аварийного сигнала (фиг.2). Выходное напряжение Б сумматора поступает на сравнивающее устройство !7 (фиг.2 }, где оно сравнивается с заданным уровнем регулируемого порога срабатывания 1)„ (фиг.3).

1385120

При U U„ñèãíàë на выходе сравнивающего устройства 17 отсутствует (U4, фиг. За ), на выходе спусковой схемы 18 сигнал соответствует "0" (низкий потенциал, Uð,ôèã. Çà) . Вы5 ходной сигнал U > спусковой схемы 18 является разрешающим сигналов для блока 14 и подается на один из входов блока 14 — на вход схемы логичес- 10 кого умножения 23, являющийся открывающим входом блока 14 (фиг.4). При отсутствии сигнала Up ("0") на выходе.схемы 23 сигнал также отсутствует, "0" на выходе схемы 23,соединенной с откры- 15 вающими входами мультиплексора 24 (Лиг.4)отключает информационные входы ,мультиплексора 24 и сигнал на выходе блока 14 отсутствует,(0, фиг.5а)На выходе инвертора 19 (фиг.2) образуется постоянное напряжение

U„ (фиг.3a), которое поддерживает управляемый ключ 15 (фиг.l) в замкнутом состоянии, обеспечивая прохождение на усреднитель 6 фазы 25 (фиг.l) сигнала U с выхода логического формирователя (U, ôèã.5а).

Усреднитель 6 фазы; реализованный как узкополосный частотный фильтр, преобразует входной импульсный сигнал в синусоидальный сигнал с фазой, соответствующей среднему значению фаз сигналов, образовавйих этот импульсный сигнал.

Затем с одного выхода усреднителя фаз 6 сигнал поступает на вход

35 буферного усилителя 7, который образует выходной сигнал устройства с частотой 1,00 МГц. С другого выхода устреднителя фаз сигнал поступает 40 на вход делителя 8 частоты, который формирует выходной сигнал устройства с частотой 1,0 Гц.

При расхождении фаэ сигналов хранителей частоты более допустимого (например, 100 нс) либо при.выходе из строя (возникновения неисправности) каких-либо каналов на выходах соответствующих схем 11.1-11.п сигнал отсутствует (фиг.5б). Постоянные напряжения на выходах соответствующих формирователей 9.1-9.п сигналов отключения каналов также отсутствуют. Общее напряжение 1), на выходе сумматора 16 уменьшается. В момент с„, соответствующий U U, (например, при наличии только двух перекрывающихся по времени сигналов, поступающих на логический формирователь, фиг.5б), на выходе сравнивающего устройства 17 вырабатывается импульсный сигнал U (фиг,Зб). Этот сигнал вызывает срабатывание спусковой схемы 18 и обеспечивает на ее выходе сигнал, соответствующий "1" (Uð, фиг.Зб), который подается на один вход схемы 23 логического умножения (фиг.4) °

Сигнал на втором входе схемы 23 логического умножения формируется следующим образом.

Сигналы с выходов фаэовращателей

3.1-3.п, соединенных с входами блока 14 прохождения аварийного сигнала, поступают на вход, схемы 20 формирования импульса по заднему фронту сигнала (фиг.4) . Первый сформированный импульс, соответствующий заднему фронту первого пришедшего импульсного сигнала (U,ôèã.5), поступает на вход одновибратора 21 (фиг.4) и запускает его. Длительность, прямых выходных сигналов одновибратора устанавливается из условия .", < Т, — Т„, где Т,. — период следования импульсов преобразованного сигнала, (например, 1000нс);

T„ — длительность импульсов (например, 100 нс).

Прямой выходной сигнал одновибратора 21 поступает на вход инвертора 21, сигнал с выхода которого (U< фиг.5) поступает на второй вход схемы,23 логического умножения. Совпадающие по времени сигналы Up и U на входе схемы устанавливают на ее выходе сигнал "1", который поступает на открывающие входы мультиплексора 24 (фиг.4) и обеспечивает прохождение на выход мультиплексора первого пришедшего импульса входных сигналов (U„,ôèã.5â).

Выходной сигнал U р спусковой схемы

l8 поступает также на выход инвертора 19 (фиг.2), выходное напряжение которого является управляющим для ключа 15, аналогичного ключам 4. !в

4.п. Отсутствие постоянного напряжения Uz на входе ключа 15 (фиг.Зб) обеспечивает отключение выходных сигналов U „< логического формирова- теля от усреднителя б фазы, на вход которого в этом случае поступают сигналы U „ с выхода мультиплексора 24. — сигнал с выхода блока

14 прохождения аварийных сигналов (фиг.5в ).

1385120

При выполнении условия синфазности сигналов необходимого числа каналов, определяемого уровнем порога. срабатывания Б„ сравнивающего устройства 17 (фиг .5r), в момент с

U = Б„ и на его выходе вновь вырабатывается импульсный сигнал (фиг.3r).

Этот сигнал вызывает срабатывание спусковой схемы 18 (ар,фиг.3г), сигнал "0" с выхода которой прекращает прохождение аварийного сигнала через блок 14. Кроме того, этот же сигнал, прошедший через инвертор )9 (фиг,2) обеспечивает замыкание ключа

15 и поступление на вход усреднителя 6 фазы сигнала U > с выхода логи. ческого формирователя (фиг.5д).

Формула изобретения

1.Устройство формирования i резервированного сигнала времени по авт. св. 9 1092459, о т л и ч а ю щ е е- 25 с я тем, что, с целью повышения надежности и обеспечения непрерывного резервированного сигнала времени, в него введены дополнительно блок разрешения аварийного сигнала, блок прохождения аварийного сигнала и управляемый ключ, причем дополнительный управляемый ключ включен между выходом логического формирователя и входом усреднителя фазы, при этом выходы каждого фазовращателя соединены с входами блока прохождения аварийного сигнала, выход которого подключен к входу усроднителя фазы, выходы каждого формирователя 40 сигналов отключения каналов.соеди.нены с входами блока разрешения аварийного сигнала, первый выход кото— рого подключен к управляющему входу дополнительного управляемого ключа, а второй выход — к открывающему входу блока прохождения аварийного сигнала.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок разрешения аварийного сигнала выполнен в виде последовательно соединенных сумматора постоянного напряжения на и входов, сравнивающего устройства с регулируемым порогом срабатывания, спусковой схемы и инвертора, причем входы сумматора постоянного напряжения на п входов являются входами блока разрешения аварийного сигнала, первым выходом которого являются выход инвертора, вторым вы ходом является выход спусковой схемы е

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок прохождения аварийного сигнала выполнен в .виде последовательно соединенных схемы формирования импульса по заднему фронту сигнала на и входов,,одновибратора, инвертора, схемы логического умножения на два входа и мультиплексора, причем входы схемы формирования импульса по заднему фронту сигнала подключены к информационным входам мультиплексора и являются входами блока прохождения аварийного сигнала, второй вход схемы логического умножения на два входа является открывающим входом блока прохождения аварийного сигнала, выходом которого является выход мультиплексора.! 385120

Фиг. Я

ll(2

Uy

Ор

Ук ие.

1385120 е Фс3 . с х

Составитель M.Õàóñòoâ

Редактор Л.Пчолинская Техред М.Ходанич Корректор О.Кундрик

Заказ 1413/45

Тираж 373

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие., r Ужгород, ул. Проектная, 4