Аналого-цифровой преобразователь
Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования напряжения постоянного тока в цифровой код. Цель изобретения - повьшение точности и надежности за счет упрощения устро1 ства. Аналого-цифровой преобразователь содержит счетчик 1 импульсов, цифроаналоговый преобразователь 2 младших разрядов, 2mцифроаналоговых преобразователей 3 старших разрядов, 2 m компараторов 4, элемент ШШ 5, логический блок 6 и регистр 7. Старшие разряды регистра 7 выполнены в коде Либау-Крейга на m триггерах, блоке исправления.ошибок , 2 m элементах 2 H-IinH, группе из m инверторов и инверторе. Логический блок 6 выполнен на элементах 2 m И-ИЛИ. Компараторы 4 вьтолнены на компараторе напряжения, триггере, элементе задержки, группе резисторов, транзисторе, диоде и двух резисторах. Выполнение старших разрядов счетчика 1 импульсов и регистра 7 в коде Либау-Крейга и введение 2 ш цифроаналоговых преобразователей 3 старших разрядов позволило повысить точность преобразования за счет повьшения линейности развертывающих напряжений на входах компараторов 4. 3 з.п. ф,, 6 ил. о (Л
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
А1 ()92 (!12 (512 4 Н 03 М 1/56 (опислник изоБрктКН Я -=
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4059045/24-24 (22) 22,04,86 (46) 30.03.88. Бюл. ¹ 12 (72) В.И,Кочергин и С.В.Кульбицкий (53) 681.325 (088.8) (56) Проектирование микроэлектронных цифровых устройств./Под ред.
С.A.Ìàéîðîâà. M.: Сов. радио, 1977, Авторское свидетельство СССР
¹ 327602, кл. Н 03 М 1/56, 1972. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования напряжения постоянного тока в цифровой код. Цель изобретения — повышение точности и надежности за счет упрощения устройства. Аналого-цифровой преобразователь содержит счетчик
1 импульсов, цифроаналоговый преобразователь 2 младших разрядов, 2 m цифроаналоговых преобразователей 3 старших разрядов, 2 ш компараторов 4, элемент ИЛИ 5, логический блок 6 и регистр 7, Старшие разряды регистра
7 выполнены в коде Либау-Крейга на
m триггерах, блоке исправления ошибок, 2 m элементах 2И-ИЛИ, группе из
m инверторов и инверторе. Логический блок 6 выполнен на элементах 2 m
И-ИЛИ. Компараторы 4 выполнены на компараторе напряжения, триггере, элементе задержки, группе резисторов, транзисторе, диоде и двух резисторах.
Выполнение старших разрядов счетчика
1 импульсов и регистра 7 в коде Либау-Крейга и введение 2 ш цифроаналоговых преобразователей 3 старших разрядов позволило повысить точность преобразования sa счет повышения линейности развертывающих напряжений на входах компараторов 4. 3 з.п. ф., 6 ил.
1385294
Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования напряжения постоянного тока в цифровой код.
Цель изобретения — повышение точ-, ности и надежности за счет упрощения устройства.
На фиг. 1 представлена функциональная схема устройства", на фиг.2— схема старших разрядов регистра, на фиг. 3 — схема логического блока; на фиг. 4 — схема компаратора, на фиг. 5 диаграммы, поясняющие формирование развертывающих напряжений с помощью цифроаналоговых преобразователей; на фиг. 6 — схема многофазного счетчика старшего разряда.
15
Аналого-цифровой преобразователь 20 (фиг. 1) содержит счетчик 1 импульсов, выполненный на счетчике младшего разряда и многофазном счетчике старшего разряда, цифроаналоговый преобразователь 2 младшего разряда, 2 m цифроаналоговых преобразователей
3 старшего разряда, 2 m компараторов
4, элемент ИЛИ 5, логический блок 6 и регистр 7. Старший разряд регистра 7 (фиг. 2) выполнен íà m триггерах 8, блоке 9 исправления ошибок, 2 m элементах 2И-ИЛИ 10, группе 11 из m инверторов и инверторе 12. Ло".— гический блок 6 (фиг. 3) выполнен на
m элементах 2 m И-ИЛИ 13. Компараторы 4 (фиг. 4) выполнены на элементе 14 сравнения напряжений, D-триггере 15, элементе 16 задержки, группе
17 резисторов, транзисторе 18,диоде
19 и двух резисторах 20 и 21. Счетчик 40 старшего разряда (фиг. 6) выполнен на триггерах 22, группе 23 элементов
И и счетном триггере 24.
Аналого-цифровой преобразователь работает следующим образом. 45
Счетчик 1 работает в непрерывном циклическом режиме, суммируя поступающие íà его вход импульсы частоты
За каждый цикл счетчик импульсов полностью заполняется и возвращаетея в нулевое состояние. При этом старший .разряд счетчика 1 импульсов выполнен на многофазном счетчике, например в коде Либау-Крейга (фиг. 6).
Триггеры 22 счетчика в коде ЛибауКрейга соединены между собой в кольцо через элементы И группы 23. Вторые входы соответствующих элементов И группы соединены соответственно с прямым и инверсным выходами счетного триггера 24, вход которого является счетным входом счетчика старшего разряда. Выходами счетчика являются прямые а „ и инверсные а;, выходы триггеров 22, при этом код числа А представляется в виде последовательных множеств сигналов с уровнем "1" и "0" и, например, для числа A = 3 при основании 10 имеет вид
3 > 1110000011.
Сигналы младшего разряда счетчика
1 импульсов преобразуются в аналоговое напряжение, изменяющееся по линейно нарастающему закону, с помощью цифроаналогового преобразователя 2 младшего разряда. Цифроаналоговые преобразователи 3 старшего разряда, преобразующие код счетчика старшего разряда в линейно нарастающее напряжение, отличаются от цифроаналогового преобразователя 2 младших разрядов наличием преобразователя кодов на его входе. Преобразователь кода преобразует код Либау-Крейга в единичный (m — 1) позиционный код и для m = 5 может быть ! реализован на основе следующих логи- ческих соотношений 1„ = а„+а, 1
a +a5» 1 3 — a3+a5t 1 — a +a5 б 5 6 < 5 v 9. Ь 8 — a> 1> a< az rye a, прямой и инверсный сигналы i-го разряда счетчика старших разрядов, 1, выходной сигнал преобразователя кода. Соединение входов цифроаналоговых преобразователей старшего разряда с выходами счетчика разряда выполняется в соответствии с выражением k = 2 m + 1 — j + i — для прямых выходов разряда счетчика k = 3 m +
+ 1 — j + i — для инверсных выходов, где i — номер выхода счетчика старшего разряда, j — номер цифроаналогового преобразователя старшего разряда, k — номер входа j-го цифроаналогового преобразователя 3 старшего разряда. Если значение k ) 2 m, то из полученного значения вычитается число кратное 2 ш, значение k = 2 m указывает на отсутствие связи между данным прямым или инверсным выходом счетчика старшего разряда с входом данного j-го цифроаналогового преобразователя 3 старшего разряда.
Сигнал с выхода цифроаналогового преобразователя 2 младшего разряда поступает на вторые информационные входы всех 2 m компараторов 4, на
1385294 третьи информационные входы соответствующих компараторов 4 поступают сигналы с выходов соответствующих цифроаналоговых преобразователей 3 старшего разряда. Схема компаратора приведена на фиг. 4, который имеет р вторых информационных входов (для случая, когда младший разряд счетчика 1 импульсов выполнен в коде Либау10
Крейга) . Сигналы с выходов цифроаналоговых преобразователей младшего 2 и старшего 3 разрядов (фиг. 5) через резисторы группы 17 поступают на ин; вертирующий вход элемента 14 сравне15 ния напряжений (фиг. 4),. на неинвертирующий вход которого через (р+2)-й резистор группы 17 поступает входной преобразуемый сигнал (фиг. 5), Сигнал равенства входного и развертываю20 щего напряжений с выхода элемента 14 сравнения через формирователь сигналов логического уровня (выполненный на транзисторе 18, диоде 19 и двух резисторах 20 и 21) поступает на информационный вход D-триггера 15, на тактовый вход которого подается импульсный сигнал, входной частоты.Сигнал с выхода D-триггера 15 через элемент 16 задержки поступает на соответствующие входы стробирования ло30 гического блока 6 и входы элемента
ИЛИ 5.
Сигналы с выхода элемента ИЛИ 5 поступают на вход разрешения записи регистра 7, осуществляя запись инфор- 35 мации в регистр 7. В младший разряд регистра 7 записывается информация непосредственно с выходов счетчика младшего разряда, а информация, записываемая в. старший разряд регистра, 40 поступает с выходов логического блока 6. На информационные входы логического блока 6 информация поступает с выходов счетчика старшего разряда и передается на выход блока 6 в мо- 45 менты прихода импульсов с выходов компараторов 4. 3а время полного цикла счетчика 1 импульсов информация записывается в регистр 2 m раз.
Логический блок 6 (фиг. 3) выполнен на m eMeH 2 m H-HJIH, первые
i-e входы j-х элементов 2 з И-ИЛИ, объединены и являются i-м входом стробирования блока, второй i-й вход 55 первого элемента 2 m И-ИЛИ 13 объединен с k ìè входами j-х элементов
2 m И-ИЛИ и является 1-м информационным входом блока, где k=2 m+1-j+i для О k < 2 m и k=1-j+i для k ю 2 ш.
Старший разряд регистра 7 (фиг.2) выполнен на триггере 8 RS-типа. Использование кода Либау-Крейга позволяет реализовать старший разряд регистра с исправлением ошибок. Методика обнаружения и исправления ошибок основана на распознавании непрерывности двух множеств сигналов: с нулевым и единичным уровнями. Появление в множестве однотипных сигналов сигнала другого уровня, когда он отсто- . ит от края множества на две и более позиций, а также одновременное появление двух и более инверсных к прямому множеству сигналов при расстоянии между ними в две позиции и более воспринимается как стопроцентная ошибка, Ошибка распознается и исправляется в данном случае с помощью блока 9 исправления ошибок, причем ошибка исправляется как в режиме хранения, так и в режиме записи информации.Для случая исправления одиночных ошибок при ш = 5 блок 9 исправления ошибок реализуется в соответствии с логическим соотношением
1 —
С =С С5+С1С +С С! С1 j СЗ СЯСЗ СЗС С!2С ф С С С + +C4Ñ-+ÑÇÑ51 С =С С5+СЬС +СЪС11 где С,, С. — входные сигналы блока 9 исправления ошибок, С; — выходные сигналы блока. Высокая точность преобразования в аналого-цифровом преобразователе определяется качеством развертывающих пилообразных напряжений, возможность исправления ошибок выходного кода повышает достоверность результата преобразования. Формула изобретения 1. Аналого-цифровой преобразователь, содержащий счетчик импульсов, регистр, 2 m компараторов, первый информационный вход первого компаратора объединен с одноименными входами (2 m — 1) компараторов и является входной информационной шиной, выходы компараторов соединены с соответствующими входами элемента ИЛИ, выход которого подключен к входу разрешения записи регистра, выходы которого являются выходной шиной, входы записи младшего разряда регистра сое5 1385204 6 цинены с соответствующими первыми выходами счетчика импульсов, счетный вход которого является входной шиной, отличающийся тем,что, с целью повышения точности и надежности за счет упрощения устройства, в него введены 2 ш цифроаналоговых преобразователей старшего разряда, цифроаналоговый преобразователь млад-1О шего разряда и логический блок, а счетчик импульсов выполнен на последовательно соединенных счетчике младшего разряда и многофазном счетчике старшего разряда, вход счетчика млад- 15 щего разряда является счетным входом счетчика импульсов, а его выходы являются первыми выходами счетчика импульсов, выходы логического блока подключены к соответствующим входам 2р записи старшего разряда регистра,информационные входы подключены к соответствующим m прямым и N инверсным выходам многофазного счетчика старшего разряда, а входы стробирования соединены с выходами соответствующих 2 m компараторов, входы стробирования.которых объединены и подключены к входной тактовой шине, вторые информационные входы объединены и соединены с выходом цифроаналогового преобразователя младшего разряда, третьи информационные входы подключены к выходам соответствующих 2 ш цифроаналоговых преобразователей старшего разряда, входы цифроаналогового преобразователя младшего разряда соединены с соответствующими выходами счетчика младшего разряда -й прямой и i-й инверсный выходы 40 многофаэного счетчйка старшего разряда соединены соответственно с k-м и (k+m) -м входами j-ro цифроаналогового преобразователя старшего разряда где k=2 m+1-j+i для 0< k <2 m-1 45 и 1с1-j+i для k ) 2 ш — 1, k . 2 ш. 2. Преобразователь по п. 1, о тл и ч а ю шийся тем, что, с целью повышения достоверностй результата преобразования, старший разряд регистра выполнен на m триггерах, блоке исправления ошибок, инверторе, группе инверторов и на 2 lllэлементах 2И-ИЛИ, выходы которых соединены с соответствующими входами блока исправления ошибок, выходы которого 55 подключены к входам соответствующих триггеров, прямой и инверсный выходы i-го триггера соединены с первыми входами первых рупп входов соответственно i-го и (i+m)-ro элементов 2П-ИЛИ и являются соответствующими э.-ми выходами старшего разряда регистра, первый вход второй группы входов i-го элемента 2И-ИЛИ соединен через i-и инвертор группы с первым входом второй группы входов (i+m)-ro элемента 2И-ИЛИ и является i-м входом записи старшего разряда регистра,второй вход второй группы входов первого элемента 2И-ИЛИ объединен с одноименными входами вторых групп входов 2 m — 1 элементов 2И-ИЛИ и является входом разрешения записи старшего разряда регистра, вторые входы первой группы входов 2 m элементов 2И-ИЛИ объединены и через инвертор подключены к входу разрешения записи старшего разряда регистра. 3. Преобразователь по п. 1, о т— л и ч а ю шийся тем, что логический блок выполнен на m элементах 2 m И-ИЛИ, выходы которых являются выходами блока, первый вход i-й группы входов первого элемента 2 m И-ИЛИ объединен с одноименными входами i-x групп входов m — 1 элементов 2 m И-ИЛИ и является i-м входом стробирования блока, второй вход i-й группы входов первого элемента 2 m И-ИЛИ объединен с BTopblMH Bll MH k x групп входов соответствующих j-х элементов 2 m И-ИЛИ и является i-M информационным входом блока, где k=2 m+1-j+i для 0 4., Преобразователь по п. 1, о т— л и ч а ю шийся тем, что компаратор выполнен на элементе сравнения напряжений, триггере, транзисторе, диоде, группе из р+2 резисторов, где р — число разрядов двоичного счетчика младших разрядов, первом и втором резисторах и .элементе задержки, выход которого является выходом компаратора, а вход соединен с выходом триггера, тактовый вход которого является входом стробирования компаратора, а информационный вход соединен с коллектором транзистора и через первый резистор подключен к шине питания, эмиттер транзистора соединен с анодом диода и.подключен к шине нулевого потенциала, база транзистора соединена с катодом диода и через второй резистор подключена к выходу элемента сравнения напряжений, 1385294> Фиг 2 77- J 7 Рис. Ю неинвертирующий вход которого соединен с первым выводом первого резистора группы, второй вывод которого является первым инф >рмационным входом 5 компаратора, первые выводы с второго по (р+2) -й резистор группы <>С> ьединены и подсоединены к инвертирую>цему входу элемента сравневия напряжений, вторые выводы с второго по (p+1)-й резисL торов группы являются вторыми информационными входами компаратора, а второй вывод (р+2)-го резистора группы является третьим информационным входом компаратора. 1385294 ДК В,1 9 8о о 8 Во ф Be+By BytBy Уе 81 Be+By ВрВ Bevy Bee gg Фью Be+3у 3Be+Og В +3у ВгtBg 1385294 l ъ Составитель Н.Капитанов Редактор Т. Лаз оренко, Техред Л. Олийнык Корректор М.Пожо Заказ 1422/54, Тираж 928 Подписное . ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
