Устройство для моделирования биматричных игр
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
И11 4 С 06 О 7/122
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4147442/24-24 (22) 16.09.85 (46) 15.04.88. Бюл. Р 14 (72) А.И.Квасов, В.В.Лузянин, В.П.Лузянин и А.В.Мурин (53) 681.333(088.8) .(56) Авторское свидетельство СССР
Р 750503, кл. G 06 F 7/122, 1978.
Авторское свидетельство СССР
М 304585, кл. G 06 F 15/44, 1971. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ
БИМАТРИЧНЫХ ИГР (57) Изобретение относится к вычислительной технике и используется для решения задач математической теории.„80„„1388847 А 1 игр. Цель изобретения — расширение функциональных возможностей устройства за счет решения биматричных игр с ненулевой суммой выигрышей сторон.
Устройство содержит два блока памяти, в которых записаны стратегии сторон в биматричной игре. Код стратегии, выбранный одной из сторон, является адресом памяти для выбора ответных стратегий другой стороны. Выигрыши сторон после каждого хода поступают в вычислительные блоки, которые формируют значения максимальных и минимальных цен выигрышей сторон и вероятности появления стратегий каждой стороны, 4 ил., 1 табл.
138884
Изобретение относится к вычислительной технике и может быть использовано для решения задач математической теории игр.
Цель изобретения — расширение функциональных возможностей за счет решения биматричных игр с ненулевой суммой выигрышей сторон.
На фиг. 1 приведена функциональная структурная схема устройства; на фиг. 2 — функциональная схема операционного бЛока; на фиг. 3 — функциональная схема блока управления; на фиг. 4 — функциональная схема бло- 15 ка вычисления результатов, t
Устройство содержит операционный . блок 1, блок 2 управления, операционный блок 3, блок 4 вычисления результатов, группу адресных входов 5, группу информационных входов 6, вход
7 записи, вход 8 xcoz1а исходной стратегии, группу входов 9 кода P где
P — количество ответных стратегий сторон, вход 10 пуска, вход 11 кода
25 числа итераций, управляющий вход 12, вход 13 записи, информационный вход
14, адресный вход 15, группы выходов
16 и 17 максимальной и минимальной: цены игры стороны А„ группы выходов 30
18 вероятностей появления .стратегий стороны А, группы выходов 19 вероятностей появления стратегий стороны
В, группы выходов 20 и 21 максимальной и минимальной цены игры стороны
В, входы и выходы операционного блока: вход 22 чтения, группу входов 23 начального адреса, группу выходов 24 адреса ответной стратегии, вход 25 серии импульсов, входы 26 и 27 серии 40 импульсов, группу выходов 28 количеств использования стратегии, группу выходов 29 минимального выигрыша, группу выходов 30 максимального выигрыша, входы и выходы блока 3 управ- g5 ления: вход 31 чтения, группу выходов
32 начального адреса, группу выходов
33 адреса ответной стратегии, выходы
34-36 серий импульсов, группу выходов
37 очередности, выход 38 серии импульсов, группу выходов 39 кода числа итераций, выход 40 чтения, группу выходов 41 начального адреса, группу выходов 42 адреса ответной стратегии, выходы 43-45 серий импульсов, входы и выходы блока 4 вычисления результатов: группу входо 46 максимального выигрыш а, группу входов 47 минимального выигрыша, группу входов 48
7 2 количества использования стратегий, группу входов 49 очередности, вход
50 серии импульсов, вход 51 кода числа итераций, группу входов 52 количеств использования стратегий, группу входов 53 минимального выигрыша, группу входов 54 максимального выигрыша.
Операционный блок содержит группу элементов ИЛИ 55, блок 56 памяти, счетчик 57, дешифратор 58, группу элементов И 59, накапливающие сумматоры 60, блок 61 сравнения на максимум, преобразователи 62 кода, группу элементов ИЛИ 63, блок 64 сравнения на максимум, блок 65 сравнения на минимум, элементы ИЛИ 66, накапливающие сумматоры 67, группы элементов ИЛИ 68 и 69.
Блок 3 управления содержит регистр
70 кода исходной стратегии, регистр
71, регистр 72 кода числа итераций, регистр 73 кода (2р+4), преобразователь 74 кода, схемы 75-78 сравнения соответственно, выход 79, группы элементов И 80, группу элементов ИЛИ
81, счетчики 82-87, группы элементов
И 88 и 89, элемент 90 задержки, триггеры 91-97, элементы И 98-104, триггеры 105 и 106, элементы И 107-110, элементы ИЛИ 112 и 113, элемент 114 задержки, счетчик 115, генератор 116 импульсов и дешифратор 117.
Блок 4 вычисления результатов содержит группы элементов ИЛИ 118 и 119 блок 120 деления, элемент 121 задержки, сдвигающий регистр 122, группу элементов ИЛИ 123.
Устройство работает спедующим образом, В основу работы устройства положен итерационный алгоритм решения би матричных игр, сущность которого сводится к следующему. Ситуация выбора задается множеством возможных вариантов действий каждой стороны (А и В), перенумерованных в произвольном порядке и двумя соответствующими им матрицами выигрышей. Предлагаемое устройство аппаратным методом реализует процедуру многошагового выбора, в которой стороны А и В в последовательности партий реализуют друг против друга свои наиболее выгодные варианты действий по принципу: на каждом шаге каждая сторона отвечает на очередной ход другой стороны тем своим вариантом действий, который явля1388847 ется оптимальным относительно всех предыдущих ходов другой стороны, рассматриваемых как некая смешанная
II стратегия", в которую варианты дей5 ствий входят в пропорциях, определяемых частотой их применения. Эксперименты, выполненные на ЭВМ, показывают, что такой способ обладает хорошей сходимостью, т.е. при достаточ- 10 но большой последовательности партий
1 средние выигрыши сторон на одну партию стремятся к значениям игры (д и 9 соответственно).
Критерий окончания итерационного процесса решения биматричной игры основывается на следующем свойстве оптимальных стратегий: если одна из сторон придерживается оптимальной стратегии х (у ), то выигрыш остается неизменным и равным 34(0 ) независимо от того, что делает другая сторона, если только она не выходит sa пределы своих активных стратегий, т.е. стратегий, вероятность применения ко- 25 торых больше нуля. Следовательно, совпадение на какой-либо (h) итерации верхнего и нижнего среднего зна- чения 1 партии игры пля одной из сторон (например, 44 =4д), означает, -(в} л что на данной итерации получено точное значение игры =« д = 4 д стороны т, (л) -0)
А и точные значения вероятностей в
+ оптимальной смешанной стратегии S =
=(у,у» у» ) стороны В. Такое совпадение является признаком дости- 35 жения ситуации равновесия, когда любое поведение стороны В дает стороне
А один и тот же выигрьпп, а именно цену игры 1„ . Аналогичная ситуация райновесия .еет место и для другой 40 стороны. Для получения приближенного решения биматричной игры с заданной точностью целесообразно, ограничившись заданным числом итераций Ь, ориентироваться на выполнение систе- 45 мы неравенств:
50 где О 0 — малые действительные чис. А ь ла.
Выполнение неравенства (1) определяет.: номер итерации Ь=НА, приближенное значение игры ) для сторо-А
55 ны А: (H4) (На) 4+
2 с точностью до t 94
iu ) Р н приближенно оптимальную смешанную стратегию S стороны В; (На) (Нд) (Нд) (Hal f (На)1
$ у $. (у,,у,,y„) у ) д=1 ь24 ° ° ° ап т
"4 (л) (Н4) где у = -"- — — -в =1 ... n
Н д
1 — если на h-й итерации сторона В использовала стратегию В; (ь)
У
0 — в противном случае, (ь) (Нв) „Е ; где х.
Нв
I 1 14 ° ° ° %mal
1, если íà h A итерации сторона А использовала стратегию А
0 — в противном случае.
Рассмотрим итерационный алгоритм на следующем примере.
Пусть биматричная игра задана матрицами выигрышей сторон !(А!! и !(В!1:
Матрица !!А!! Матрица !!В!!
AI AZ В, В, 7 2 А 3 9
1 9 Az 8 I в< в, Количество ходов (4исло итераций) ограничено H=IO, Первый ход делает сторона А выбором первой стратегии действий А,.
Расчетная схема алгоритма этой игры приведена в табл. 1.
На первый ход стороны А (стратегия А,) сторона В отвечает стратегией В, приносящей ей максимальный выигрьпп (1-я строка матрицы !!В!!). В ответ сторона А выбирает стратегию
А, также дающую ей максимальный выигрыш (2-я строка матрицы I!А!!), Значения выигрьппей сторон заносятся в
Аналогичным образом, выполнение неравенства (2) определяет номер итерации Ь=Нь, приближенное значение игры 1 для стороны В: (Нв) (Нв) ,у (He) 0 + 4, ь з (Нв) с точностью до в в 2 и приближенно оптимальную смешанную в стратегию Sä стороны А: в. а (Не) (Нв) (Нв\ (Нв) р (Нв)
$4 Х =$4 (Х1 тх Z а ° ° ° йх ) Х =1, ° ° °,п1, )388847 соответствующие колонки первой строки табл. 1.
На второй .вход стороны А (стратегия А ) сторона В выбирает по матрице //В// ту из своих стратегий, которая обеспечивает ей максимальный суммарный выигрыш за первый и второй ход. Такой стратегией является В,. В ответ на стратегию В сто- 10 рона А по матрице j/А // выбирает стратегию А . В 3, 4, 6 и 7 колонки второй строки табл. 1 записываются суммарные выигрьппи за первый и второй ходы. Аналогичным образом определяются стратегии игры и величины выигрьппей во всех десяти ходах. Максимальные накопленные выигрыши сторон для каждого хода партии обведены кружками. Макс и мин цены игры каждой стороны для конкретного хода определяются в результате деления значения макс и мин накопленных сумм выигрьппей сторон на этом ходу на порядковый номер этого хода. По макс и мин ценам определяются средние значения цены игры сторон. При Н=10 средняя цена игры равна 4,7 для стороны В и 5,2 — для стороны А. Подсчитав число используемых стратегий, записанных во второй и пятой колонках табл. 1, можно оценить частоту использования той или иной стратегии в игре.
В исходном состоянии обнулены блок
56 памяти, счетчик 57, накапливающие сумматоры 60 и 67, регистры 70-73, счетчики 82-87, 115, сдвигающий регистр 122. Триггеры 91-97, 105 и 106 находятся в единичном состоянии.
1 40
Работа устройства начинается с того, что в блок 56 памяти операционного блока 1 по группе информационных входов 6 записываются последовательно элементы матрицы выигрышей сторо- 45 ны А. При этом адреса, по которым записываются элементы матрицы, поступают по группе адресных входов 5. Каждый элемент сопровождается сигналом записи, поступающим по входу 7 записи. Всего в узел 56 памяти записывается P P элементов.
Аналогично осуществляется запись в блок памяти операционного блока 3 элементов матрицы выигрышей стороны .В.
В регистры 70 кода исходной стра55 тегии, кода р-71, кода числа итераций
72 и кода (2р+4)-73 блока 2 управления по соответствующим группам входов 8, 9, 11 и 12 производится запись управляющих кодов.
Работа устройства начинается по сигналу пуска, поступающему по входу
10. По этому сигналу запускается генератор 116, который начинает вырабатывать серии управляющих импульсов.
Первая серия импульсов, выдаваемая с выхода 34 блока 2 управления, вызывает считывание строки из р элементов матрицы выигрышей стороны А из блока 56 памяти операционного блока 1, Вторая серия импульсов, выдаваемая с выхода 35 блока 2 управления, обеспечивает работу блока 61 сравнения на максимум.
Блок 2 управления работает следующим образом.
Импульсы, вырабатываемые генератором 116 импульсов, поступают на один из входов элементов И 98-104.
Первый импульс первой серии, пройдя через предварительно открытые потенциалами с единичных выходов триггера 92 и триггера 105 элементы И 98 и 108, через элемент ИЛИ 112 и элемент
111 задержки поступит на выход 31 блока 2 управления как сигнал чтения.
Этот же импульс откроет подготовленную к открытию потенциалом с единичного выхода через группу элементов
ИЛИ 81 на группу выходов 32 начального адреса кода с регистра 70 кода исходной стратегии, преобразованного в код начального адреса. Преобразование кода осуществляется в преобразователе74 кода. Первый импульс своим задним
Ьронтом установит в нулевое состояние триггеры 91 и 105.
Второй и последующие импульсы первой серии (всего в первой серии р импульсов по числу элементов в стро" ке матрицы выигрышей), пройдя через элемент И 98, элемент И 107, поступит на выход 34 блока 2 управления и выход 31 чтения. Все импульсы первой серии поступают на вход счетчика 82, 4. где осуществляется их подсчет, Когда в первом счетчике накопится р импульсов, сработает схема 75 сравнения, которая выдает сигнал; устанавливающий триггер 92 в нулевое состояние, B результате элемент И 98 закроется, а элемент И 99 будет открыт. Выработка импульсов первой серии прекратится.
Очередная серия импульсов с генератора 116 пройдет .через предвариiaRAR 7
Выработка импульсов четвертой серии с помощью элемента И 101 осуществляется аналогично второй серии.
Счетчик 85 выдает сигнал, когда накопит К импульсон четвертой серии.
При этом н счетчик 86 будет добавле55 тельно открытый потенпияллми высокого уровня, сш111яемым11 с нулевого выхода триггера 92 и единичного выхода триггера 93, второй элемент И 99 поступит на выход 35 блока 2 управления в ниде второй серии импульсов.
Одновременно эти импульсы накапливаются в счетчике 83. Когда н счетчике
83 накопится К импульсов (К вЂ” разряд- 10 ность двоичного кода элемента матрицы выигрышей), он выдает сигнал, устанавлинающий триггер 93 в нулевое состояние, Элемент И 99 закроется и откроется элемент И 100. Выработка вто- 15 рой серии импульсон прекращается.
Начинается выработка третьей серии импульсов.
Первый импульс третьей серии пройдет через предварительно открытый по- 2а тенциалями высокого уровня, снимаемыми с нулевого выхода триггера 93 и единичного выхода триггера 94, элемент И 100, элемент И 110, открытый сигналом ° снимаемым с еди ничного выхода триггера 106, элемент
ИЛИ 113, элемент 114 задержки и поступит на выходе 40 чтения блока 2 управления. Этот же импульс откроет группу элементов И 88 и обеспечит выдачу кода начального адреса с входа ЗЗ адреса ответной стратегии на выход 41 блока 2 управления. Кроме того, первый импульс своим задним фронтом установит триггер 106 в нулевое состояние. Элемент И 110 закро- 35 ется, а элемент И 109 откроется.
Второй и последующие импульсы третьей серии (в третьей серии также, как и в первой, р импульсов), пройдя через элемент И 109, поступит на выход 40 чтения и выход 43 третьей серии. Суммирование импульсон третьей серии осуществляется в счетчике 84, код суммы с выхода которого поступает на схему 76 сравне- 45 ния. При совпадении кода числа р с регистра 71 с кодом, накопленным на счетчике 84, схема 76 сравнения выдает сигнал, устанавливающий триггер
94 в нулевое состояние. Выработка 50 импульсов третьей серии прекращается. ня Рд)1ни11я . Этoò же сигнал, пройдя ч РРР 3 пРР)1па1)и те)1 J !IÎ () тк Р1,1 Гый по тРив
ЦИЯЛОМ, СНИК)ЯР)11111 С ЕДИНИЧНОГО НЫХОдя триггера 96, эле11ент И 1О?, yclaнонит в исходное ед11ничнае состояние триггеры ?-94. Сигнал со счетчика
85, пройдя через элемент 90 задержки, установит триггер 95 н единичное состояние.
Процесс выработки импульсов первой — чРтнертаЙ серии будРт кратно повторяться до тех пор, пока в счетчике 86 »е накопится число, ранное содержимому регистра 42 кода числа итераций. При этом сигнал, выработанный схемой 77 сравнения, установит в нулевое состояние триггер
96. В результате импульсы с генератора 116, пройдя через открытый элемент И 103, поступят ня выходы 36 и
45 блока 2 управления в виде пятой серии, содержащей К импульсов, Подсчет количества импульсов осуществляется н счетчике 87. При поступлении в счетчик К импульсов, ан выдает сигнал, который установит триггер 97 н нулевое состояние. Выработка импульсов пятой серии прекратится.
Последующая серия импульсов, пройдя через открытый элемент И 104, поступит на выход 38 блока ? управления в виде шестой серии импульсов, а также счетчик 115. Число накопленных в счетчике 115 импульсов шестой серии будет дешифрироваться. При этом поочередно на каждой из шин группы выходов 37 очередности блока 2 управления будет появляться высокий потенциал. Выработка импульсон шестой серии прекратится, когда содержимое счетчика 115 сравнится с кодом, записанным в регистр 73 кода 2р+4. Схема
78 сравнения выдает сигнал, который остановит выработку импульсов генератором 116. На этом блок 2 управления закончит свою работу.
Операционный блок 1 (3) (фиг. 2) работает следующим образом °
Считывание элементов матрицы 1)ыигрьш)ей стороны А начинается с начального адреса, поступающего в счетчик 67 адреса с группы нхо 1ов 23. Начапьный адрес попронождяетсsl I: »et
Код из счетчика 57 адреса одновременно. с выдачей в блок 56 памяти поступает на дешифратор 58. На первом выходе дешифратора появляется высокий потенциал, открывающий первую группу элементов И 59. Считанный из блока 56 памяти элемент строки матрицы выигрьппей записывается в первый накапливающий сумматор 60.
Далее, второй импульс первой серии, поступающей по входу 25 увеличивает содержимое счетчика 57 адреса на единицу. По этому адресу из блока 56 памяти считывается второй элемент, который через предварительно открытую потенциалом с второго выхода дешифратора 58 группу элементов И 59, запишется во второй накапливающий сумматор 60. Аналогично будут считаны все р элементов матрицы выигрышей и записаны в накапливающие сумматоры. По второй серии импульсов, 25 поступающей в операционный блок 1(3) по входу 26, блок 61 сравнения на максимум осуществит выделение максимального из записанных в накапливающих сумматорах элемента матрицы выигрьппей. -Блок 61 сравнения заканчивает свою работу после выдачи на его .тактовый вход последнего (К-го) импульса второй серии„ При этом на соответствующей группе выходов блока
61 сравнения будет установлен код максимального элемента, остальные. группы выходов будут обнулены.
Код максимального элемента Hà соответствующем преобразователе 62 кода будет преобразован в код ад- 4О реса ответной стратегии, который через группу элементов ИЛИ 63 поступит на группу выходов 24 операционного блока 2(3) и далее через блок 2 управления в операционный блок 3(1) устройства на счетчик 57 адреса в качестве начального адреса ответной стратегии.
Этот же код поступает на вход со ответствующего элемента ИЛИ 66. В .результате в один из накапливающих сумматоров 67 добавляется единица.
Так ведется подсчет количества использования каждой из стратегий стороны А.
Аналогично описанному работает операционный блок 3. При этом в качестве начального адреса в счетчик
57 адреса по группе входов 23 из блока 2 управления заносится адрес ответной стратегии, сформированный в операционном блоке 1. Управление работой операционного блока 3 осуществляется третьей и четвертой сериями импульсов, вырабатываемыми блоком управления.
Операционный блок 3 формирует адрес ответной стратегии, который с группы выходов 24 через блок 2 управления по группе входов 23 операционного блока 1 заносится в счетчик 57 адреса. Процесс выборки элементов соответствующей строки матрицы выигрышей из блока 56 памяти повторяется.
В накапливающих сумматорах 60 к значениям, накопленным на предыдущих циклах работы операционного блока 1, добавляются элементы, считанных из блока 56 памяти в данном цикле работы.
Процесс поочередной работы первого и второго операционных блоков 1 и 3 повторяется Н раз, где Н вЂ” число итераций, задаваемых в регистре 72 кода числа итераций.
По завершении Н циклов работы операционных блоков 1(3), блок управления вырабатывает пятую серию им*ульсов, которая одновременно поступает по входам 27 на оба операционных блока. Эта серия, состоящая из К импульсов, управляет работой блока 64 сравнения на максимум и блока 65 сравнения на минимум обоих операционных блоков 1 и 3 и обеспечивает выделение соответственно максимального и минимального кодов чисел, накопленных в накапливающих сумматорах
60, Значения максимального и минималь. ного кодов с соответствующих групп выходов обоих блоков 64 и 65 сравне" ния через группы элементов HJIH 68 и
69 выдаются на группы выходов 29 и
30 максимального и минимального вьжгрьппей обоих операционных блоков °
На группы выходов 28 количеств использования стратегий каждого из . операционных блоков 1 и 3 накапливающих сумматоров 67 выдаются накопленные коды чисел. На этом работа операционных блоков заканчивается.
Блок 4 вычисления результатов работает следующим образом.
Потенциалы высокого уровня, поступающие иэ блока 2 управления по
1388847
12 одной из цепей группы входов 49 в блок 4 вычисления результатов, пооче- редно будут открывать одну из групп элементов. Тем самым обеспечивается поочередная запись через группу элементов ИЛИ 119 в блок 120 деления кодов чисел с групп входов 46-48 и
52-54 блока 4 вычисления результатов.
По первой группе входных информаци- 1р онных цепей в блок 120 деления заносится очередное делимое, а по второй группе — делитель, Код делителя поступает из блока управления в блок вычисления результатов по группе входов 51 числа итераций, Запуск .блока 120 деления, выполнение одной операции деления и формирование одного результата осуществляется по каждому из импульсов шестой серии, поступаю- 20 щей из блока 2 управления в блок 4 вычисления результатов по входу 50.
Очередной импульс шестой серии пройдет через элемент 121 задержки, поступит на вход опроса блока 120 де- 25 ления и запустит его. Операция деления будет выполнена над делимым и делителем, записанными в блок деления.
Код результата выдается на все группы элементов И 123. Тот же импульс осуществит сдвиг единицы, записанной в сдвигающем регистре 122, Код. результата пройдет через открытую группу элементов И 123 и поступит на одну из группы выходов 16-21 устройства. Аналогично импульсами шестой серии будут опрошены все группы элементов И 118,соответствующие результаты обработаны блоком 120 деления и выданы через группы элемен40 тов И 123 на выходы 16-21.устройства.
На этом работа блока 4 вычисления результатов и соответственно всего устройства закончится.
Формула изобретения
Устройство для моделирования биматричных игр, содержащее блок памяти, блок управления и группу накап- 50 ливающих сумматоров, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей за счет решения биматричных игр с ненулевой суммой выигрышей сторон, в него введены второй блок памяти, два счетчика, вторая группа накапливающих сумматоров, четыре блока выбора максимального кода, два блока выбора минимального кода, два ключа, две группы счетчиков, мультиплексор, блок деления и коммутатор, причем входы начальной загрузки блоков памяти являются одноименными входами устройства, вход установки первого счетчика является входом задания начальной стратегии устройства, выход первого счетчика подключен к адресному входу первого блока памяти, К-й информационный выход которого (К=l,...,p, где р — количество ответных стратегий первого участника в каждом ходе биматричной игры) подключен к входу слагаемого К-ro накапливающего сумматора первой группы, выход которого подключен к К-м информационным входам первого блока выбора минимального кода, первого блока выбора максимального кода и второго блока выбора максимального кода, К-й разряд выхода позиционного кода максимального числа подключен к суммирующему входу К-го счетчика первой группы, выход которого подключен к
К-му информационному входу первой группы мультиплексора, информационный выход второго блока выбора максимального кода подключен к информационному входу первого ключа, выход которого подключен к информационному входу второго счетчика, выход которого подключен к адресному входу второго блока памяти, M-й информационный выход которого (М=l,...,Т, где Т— количество ответных стратегий второго участника в каждом ходе биматричной игры) подключен к входу слагаемого M-ro накапливающего сумматора второй группы, выход которого подключен к М-м входам третьего блока выбора максимального кода, второго блока выбора минимального кода и четвертого блока выбора максимального кода, М-й информационный выход которого подключен к суммирующему входу
М-го счетчика, информационный выход которого подключен к М-му информационному входу второй группы мультиплексора, информационный выход четвертого блока выбора максимального кода подключен к информационному входу второго ключа, выход которого подключен к информационному входу первого счетчика, выходы первого блока выбора максимального кода, первого блока выбора минимального кода, тре1:388847
Накопп ная су ко я с игр оро и о и с выи г рьп сторонь прн отв ноя ст! гни тегии роны В
В, А, 9 3,0
8 11 5,0
l5 13 .3,7
22 14 5,0
23 24 5,0
30 26 5,0
6,0
9,0 1,0 5,0
9„0
11 10 В, 19 11 В„
6,3 4 ° 3 4,6
5,5 3,8 4,6
5,8 4,6 4,7
5,0
5,0
А, 20 В, 29 В
30 B
39 В, 40 В, 49 B
50 !1, 5,2
5,5
А, 25
5,4
4,8
5,2
5,5 4,3
5,6 4,4
5,5 4,6
4,6
5,0
31 35
5,1
5,3
4,7
5,0
38 37 5,0
5,2
4,7 4,7
А, 39 46 5 2
5,3
5,5 4,3 4,7
5,!
55
46 48 5,0
5,3
5,5 4,6 тьего блока выбора максимат!ь!!ого кода и ВТоро1.0 блока выбора минимально го кода подключен!! соответственно с первого по четвертый информационным входам мультиплексора, выход которого подключен к вхоцу делимого блока деления, вход задания количества итераций устройства является одноименным входом блока управления, выход за-1р дания номера итерации которого подключен к входу делителя блока деления, выход которого подключен K информационному входу коммутатора, с первого по четвертый информационные выходы которого являются соответственно выходом устройства максимальной цены игры первого участника, выходом устройства минимальной цены игры первого участника, выхоцом устройства мак- щ симальной цены игры второго участника и выходом устройства минимальной цены игры второго участника, К-й информационный выход первой группы является выходом устройства вероятности К-й стратегии первого участника, М-й информационный выход второй группы является выхоцом устройства вероятности M-й стратегии устройства, с первого по девятнаццатый выходы синхронизации блока управления подключены соответственно к входам признаков чтения первого и второго блоков памяти, к входам признаков записи первого и второго счетчиков, к уцравляющим входам первого и второго ключей, к входам опроса первого и второго блоков выбора минимального кода, к входам опроса второго и четвертого блоков выбора максимального кода, к входам опроса с первого по четвертый информационных входов мультиплексора, к входу опроса блока деления и к входам опроса с первого по четвертый информационных выходов коммутатора, К-е выходы синхронизации первой и второй группы бпока управления подключены к входу опроса К-го информационного входа первой группы мультиплексора и к входу опроса К-го информационного выхода первой группы коммутатора соответственно, К-е выходы синхронизации третьей и четвертой групп блока управления подключены к входу опроса М-го информационного входа второй группы мультиплексора и к входу опроса М-ro информационного выхода второй группы коммутатора соответственно, вход опроса первого блока выбора минимального кода соединен с входом опроса первого блока выбора максимального кода, вход опроса второго блока выбора минимального кода соединен с входом опроса третьего блока выбора максимального кода.
5,25 5,5 4,0 4,75 5,5
1388847
1388847
1388847
Составитель А.Мишин
Редактор Ю,Середа Техред М.Дидик
Корректор В,Бутяга
Заказ 1580/49 Тираж 704 Подписное
BHHHIIH Государственного комитета СССР по делам изобретений и открытий
1 13035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,
