Устройство для выбора и переадресации каналов

 

Изобретение относится к обработке измерительной информации. Цель изобретения - повьгаение скорости выборки каналов и снижение объема оперативной памяти, приходящейся на один выбранный канал. Устр-во содержит блок 1 приема информации, коммутаторы 3 и 6, блок 4 оперативной памяти, блок 6 выделения управляющих сигналов. Введены блок 2 динамического распределения памяти, имеющий . узел формирования таблицы адресов страниц, узел чтения/записи адресов свободных страниц, узел чтения адреса выдаваемой страницы, узел записи адреса закрываемой страницы, регистр

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1390820

А1 (58 4 Н 04 9/14

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 4,,.

Н А BTOPCKOMV СВИДЕТЕЛЬСТВУ Nrgg. ,U

Д в (54) УСТРОЙСТВО ДЛЯ ВНЬОРА И ПЕРЕАДРЕСАЦИИ КАНАЛОВ (21) 4143114/24-09 (22) 06.11.36 (46) 23.04,88. Бюл. У 15 (72) М.В.Чиков, Е.Е,Платонов, К.Г.Фомин и С.И.Хорьков (53) 621.385.44 (088.8) (56) Авторское свидетельство СССР

У 1177056, кл. Н 04 Q 9/14, 1984.. (57) Изобретение относится к обработке измерительной информации. Цель изобретения — повышение скорости выборки каналов и снижение объема оперативной памяти, приходящейся на один выбранныи канал. Устр-во содержит блок i приема информации, коммутаторы 3 и 6, блок 4 оперативной памяти, блок 6 выделения управлякяцих сигналов. Введены блок 2 динамического распределения памяти, имеющий узел формирования таблицы адресов страниц, узел чтения/записи адресов свободных страниц, узел чтения адреса выдаваемой страницы, узел записи адреса закрываемой страницы, регистр

1390820 раторов, (Р) адреса 1-й свободной страницы, Р адреса 1-й выдаваемой страницы, Р адреса конца очереди выдаваемой страницы; блок 5 выдачи информации, содержащий узел анализа запросов, коммутатор данных, P адреса выдаваемой страницы, 1-й буферный Р; блок 7 анализа признаков, содержащий узел сканирования запросов, узел сравне- ния признаков, узел записи адреса свободной страницы, узел записи заголовка, узел записи информации, 1

Изобретение относится к обработ, ке измерительной информации и может быть использовано для ввода измерительной информации в системы обработки даннь1х.

Целью изобретения является повышение скорости выборки каналов и снижение объема оперативной памяти, приходящейся на один выбранный канал.

На фиг.1 приведена структурная

10 схема предлагаемого устройства; на фиг.2 — блок анализа признаков; на фиг.3 - блок динамического распреде" ления памяти; на фиг,4 — блок выдачи информации; на фиг.5 — блок приема информации.

Устройство содержит блок 1 приема информации, блок 2 динамического распределения памяти, первый коммутатор

3, блок 4 оперативной памяти, блок 5 выдачи информации, второй коммутатор

6, блок 7 анализа признаков и блок 8 выделения управляющих сигналов, Блок 7 анализа признаков (фиг.2)

25 содержит узел 9 сканирования запросов, узел 10 сравнения признаков, узел 11 записи адреса свободной стра ницы, узел 12 записи заголовка, узел

13 записи информации.

Блок 2 динамического распределе- ЗО ния памяти (фиг.3) содержит узел 14 формирования таблицы адресов страниц, узел 15 чтения/записи адресов свободных страниц, узел 16 чтения адреса выдаваемой страницы, узел 17 записи адреса закрываемой страницы, регистр 18 адреса первой свободной

Устр-во обеспечивает побайтный прием информации от большого кол-ва источников и формирование страниц информации,принадлежащей одному и тому же источнику, с сохранением порядка поступления байтов, размер всех страниц постоянен. В устр-ве аппаратно реализован динамич.принцип распреде1 ления памяти, что позволяет значительно эффективнее использовать выделенный объем памяти, повысив коэф. его загрузки, 5 ил, страницы, регистр 19 адреса первой выдаваемой страницы и регистр 20 адреса конца очереди выдаваемой страницы.

Блок 5 выдачи информации (фиг.4) содержит узел 21 анализа запросов, коммутатор 22 данных, регистр 23 адреса выдаваемой страницы и первый буферный регистр 24, Блок 1 приема информации (фиг.5) содержит коммутатор 25 запросов, дешифратор 26, счетчик 27, генератор

28 импульсов, триггер ?9 и второй буферный регистр 30, Выполнение указанных узлов и элементов устройства может быть осуществлено следующим образом, Узел 9 выполняется на основе счетчиков, приоритетных схем, осуществляющих выявление приоритетных запросов, и дешифраторов. Узел 10 реализуется . на элементарных логических схемах поразрядного сравнения слов длиной один байт, выполненных на дешифраторах матричного типа, узлы 11-13— на сдвиговых регистрах и дешифраторах, а узлы 14-17 — на обычных регистровых схемах с входной логикой, вытекающей из описания работы устройства, Регистры 18 — 20 выполняются на счетчиках, работающих как в счетном режиме, так и в режиме параллельной записи информации с нескольких направлений приема. Узлы 21 и 22 выполнены на основе коммутаторов и дешиф1390820

Устройство работает следующим образомм.

Устройство обеспечивает побайтный прием информации от. большого коли,чества источников и формирование страниц информации, принадлежащей одному и тому же источнику с сохранением порядка поступления байтов, при этом размер всех страниц постоянен. В устройстве аппаратно реализован динамический принцип распределения памяти, что позволяет значительно эффективнее использова ть выделенный объем памяти, повысив коэффициент его загрузки.

При аппаратной реализации этого принципа существенно повышается быстродействие по сравнению с программным методом. С этой целью оперативная память устройства разделена ка две области. В первой области содержится служебная информация, во второй хранится непосредственная информация, поступившая от источников (буферная область), К служебной информации относятся управляющие слова (УС), с помощью которых происходит процесс формирования страниц, и начальные адреса страниц буферной области памяти, определяемые как таблица адресов.

Содержимое УС состоит из кода адреса занятой страницы, отличительных признаков информации и количества байт информации в странице.

Для приведения устройства в рабочее состояние необходима предварительная "роспись" служебной области оперативной памяти. Эту задачу выполняет узел 15 формирования таблицы адресов участков в блоке 2, Г!ри этом происходит обнуление буферной области памяти и участка хранения УС, а в участок хранения таблицы адресов (ТАС) записываются начальные адреса страниц буферной области.

Работа устройства инициируется поступлением в блок 1 приема информации запроса на передачу от одного из источников информации, Наличие запросов от источников определяется в блоке 1 с помощью циклического опроса всей совокупности данных сигналов (счетчик 27, дешифратор 26, коммутатор 25 запросов).

После фиксации запроса дальнейший опрос прекращается и устройство выдает сигнал разрешения передачи ин30 источника, а также значение счетчика байтов, зафиксированное в блоке 8.

Если от данного источника информация ранее не поступала (т.е. произошло изменение информации), то узел 10 формирует сигнал "Занять страницу ; поступающий в узел 11 записи адреса свободной страш цы. Результатом действия этого сигнала является выдача

4 адреса свободной страницы и сопровождающего его сигнала, поступающих в узел 16 записи/чтения адреса свободной страницы. Этот узел организует считывание из таблицы адресов, 45 хранящихся в блоке 4 оперативной памяти, начального адреса очередной свободной страницы и записи его в блок 8. При этом обращение к блоку

4 происходит по адресу, определяемому содержимым регистра 19 адреса таблицы адресов свободных страниц.

По мере поступления очередного байта информации от опрашиваемого источника по адресу занятой страницы, находящемуся в блоке 8, узел 13 записи информации обеспечивает его запись в блок 4 оперативной памяти;

После записи поступившего байта информации управляющее слово, содер10

25 формации- соответствующему источнику (выход триггера 29). Источник совместно с информационным байтом устанавливает код номера источника, от которого поступает информация, и при необходимости отличительные приэнаки начала или конца передаваемой, информации. Затем по сигналу сопровождения сформированное слово записывается во второй буферный регистр 30.

После приема информации сигналом с блока 7 сбрасывается разрешение на передачу информации и соответствующий источник снимает сигналы запроса и сопровождения, освобождая информационные шины.

При поступлении запроса от блока

1 в блок 7 анализа признаков узел

10 сравнения признаков формирует последовательность считывания с блока 4 оперативной памяти УС по адресу поступившего номера источника и фик-. сации его в блоке 8 выделения управляющих сигналов. В узел 10 сравнения признаков поступают отличительные признаки, сопровождающие байт информации из блока 1, и признаки, хранящиеся в блоке 4 по выбранному номеру

1390820 жащее признаки информации в модифи цированный счетчик байтов, эаписы;вается в блок 4 под управлением блока 8 приема управляющей информации

5 а в блок 1 приема информации вьдается сигнал разрешения на следующий цикл сканирования запросов, также сбрасывающий триггер 29. Узел .10 сравнения признаков осуществляет вы:явление признака "Конец передачи" .:либо переполнение счетчика байтов, указывающего на полное заполнение страницы. В случае возникновения

1 .любого из этих сигналов по сигналу ! иэ узла 10 узел 12 записи заголовка, обеспечивает формирование сигналов для записи заголовка страницы в блок

; 4 оперативной памяти, На адресные шины блока 4 подается начальный ад- 2р, рес занятой страницы, .находящийся ! в блоке 8 выделения управляющих сигналов, а на информационные шины— номер источника; содержимое счетчика байтов и отличительные признаки соп- 25 ровождения информации. Кцрес сформированной страницы записывается в блок 4. !

После записи заголовка иэ блока

7 анализа признаков в блок 2 поступает сигнал о записи в очередь адреса сформированной страницы, который через узел 15 переписывается в регистр 20 адреса конца очереди выдаваемых страниц.

Таким образом, в регистре 18 фор35 мируется адрес первой свободной страницы данного участка информации, в регистре 10 — адрес первой вьдаваемой страницы, а в регистре 20 — адрес40 конца очереди сформированных страниц.

После записи в очередь на выдачу адреса готовой страницы информация

УС в блоке 8 обнуляется по адресу последнего номера источника. При этом „ в блок 1 (триггер 29) из блока 7 (уэел 9) поступает сигнал разрешения. на опрос следующего источника. Конец обработки запроса от источника в блоке 7 определяет дальнейшую проверку наличия запроса от блока 5 вьдачи информации и признака готовности страницы.

В случае выполнения обоих условий узел 21 анализа запросов обеспечивает формирование последовательности: сигналов для обращения к блоку 4 оперативной памяти и записи слова содержимого страницы в буферный регистр 24 блока 5, а также последующей модификации адреса. Затем блок

7 снова проверяет наличие запроса от блока 1 и при отсутствии запроса блока 5 вьдачи информации или его занятости взаимодействием с устройством приема информации сразу переходит к обработке запроса от источника информации.

По окончании вьдачи страницы информации из блока 7 анализа признаков поступает сигнал "Конец страниtt цы, и в ответ на это блок 5 снимает свой запрос. Коммутатор 22 обеспечивает формирование сигналов для побайтной вьдачи информации путем адресации блока 4 через регистр 23 и первый коммутатор 3, Формула и з о б р е т е н и я

Устройство для выбора и переадресации каналов, содержащее блок приема информации, первый и второй выходы которого соединены соответственно с первыми входами первого и второго коммутаторов, причем выход первого коммутатора подключен к адресным входам блока, оперативной памяти, выход которого соединен с первым входом блока выделения управляющих сигналов, о т л и ч а ю щ е е с я тем, что, с целью повышения скорости выборки каналов и снижения объема оперативной памяти, приходящейся на один выбранный канал, в него введены блок динамического распределения памяти, первый выход которого соединен с вторым входом блока вьделения управляющих сигналов, блок анализа признаков и блок вьдачи информации, причем второй выход блока динамического распределения памяти через первый коммутатор соединен с его вторым входом, а третий выход блока динамического распределения памяти соединен с первым входом блока анализа признаков, второй, третий, четвертый, пятый и шестой выходы которого подключены соответственно к первому входу блока динамического распределения памяти, первому входу блока приема информации, управляющим входам первого и второго коммутаторов, первому входу блока вьдачи информации, вторые входы которого соединены с выходом блока оперативной памяти, информа1390820 ционные входы которого подключены к выходам второго коммутатора, третьи входы которого соединены с первыми выходами блока вцпеления управляю 5 щих сигналов, вторые и третьи выходы которого соединены соответственно с вторыми входами блока анализа признаков и третьими входами первого июйвд1 аймаг

g бюи ы Вякая юмекоб

Мь Ьока З окб коммутатора, четвертые входы которого подключены к первым выходам блока выдачи информации, вторые выходы которого подключены к третьим входам блока анализа признаков, четвертые входы которого соединены с третьими выходами блока приема ин. формации. .ю

1390820 сй Бпона Ч д блок 7 двкод устроист8а Ь5лоиЗ

Составитель В.Паницкий

Редактор А.Шандор

Техред M.Õîäàíè÷

Корректор М. Максимишинец

Заказ 1786/57

Тираж 660

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4