Устройство для моделирования систем передачи и обработки информации

 

Изобретение относится к технике связи и вычислительной те.хнике и может быть использовано при проектировании систем передачи и обработки информации. Целью изобретения является расширение функциопальпых возможностей устройства за счет моделирования передаваемых сообщений до получения квитанций об их приеме. С этой целью каждый канал моделирования .передачи информации дополнительно содержит блок выходной очереди, состоящий из реверсивного регистра сдвига, трех групп элементов И, группы триггеров, группы элементов ИЛИ, группы элементов НЕ, элемента запрета , четырех элементов ИЛИ, двух э.чементов задержки и узлов гашения приоритетного разряда, состояпхих из первого и второго элементов НЕ, первого и второго элементов И и элемента ИЛИ. Устройство позволяет моделировать системы передачи и обработки информации, и.меющие буферные памяти д,1Я выходных сообщений в каждой подчиненной ЭВМ нижнего уровня. Данные памяти в процессе межмашинного обмена исключают полные потери сообп1ений на входе в канал связи в момент его блокировки, а также при передаче по нему сообципп1Й. 3 ил. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1392573

А1 511 4 G 06 F 15/20 л д лл

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4142782/24-24 (22) 04.11.86 (46) 30.04.88. Бюл. № 16 (72) В. H. Ковалевский и Г. А. Черноморов (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 1109758, кл. G 06 Е 15,/20, 1983.

Авторское свидетельство СССР № 1337903, кл. G 06 Г 15/20, 1986. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СИСТЕМ ПЕРЕДАЧИ И ОБРАБОТКИ ИНФОРМАЦИИ (57) Изобретение относится к технике связи и вычислительной технике и может быть использовано при проектировании систем передачи и обработки информации. Целью изобретения является расширение функциональных возможностей устройства за счет моделирования передаваемых сообщений до получения квитанций об их приеме. С этой целью каждый канал моделирования передачи информации дополнительно содержит блок выходной очереди, состоящий из реверсивного регистра сдвига, трех групп элементов И, группы триггеров, группы элементов

ИЛИ, группы элементов НЕ, элемента запрета, четырех элементов ИЛИ, двух элементов задержки и узлов гашения приоритетного разряда, состоящих из первого и второго элементов НЕ, первого и второго элементов

И и элемента ИЛИ. Устройство позволяет моделировать системы передачи и обработки информации, имеюLllèå буферные памяти д,lH вы. одных сообщений в каждой подчиненной ЭВМ нижнего уровня. Данные памяти в процессе межмашинного обмена исключают полные потери сообщений на вхо ге в канал связи в момент его блокировки, а также при передаче по нем) сообщений.

3 ил.

1392573

Изобретение относится к технике связи и вычислительной технике и может быть использовано ири проектировании систем передачи и обработки информации.

Целью изобретения является расширение функциональных возможностей устройства путем моделирования запоминания передадаваемых сообщений до получения квитанций об их приеме.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 — структурная схема блока сдвига; на фиг. 3 — структурная схема блока выходной очереди.

Устройство содержит К каналов 1 моделирования передачи информации, каждый из которых включает элемент 2 запрета, второй элемент 3 задержки, триггер 4, второй элемент И 5, счетчик 6 выработанных сообщений, счетчик 7 переданных сообщений счетчик 8 числа простоев, второй элемент

ИЛИ 9, второй генератор 10 случайных импульсов отказов, второй элемент НЕ 11, генератор 12 случайных импульсов сообщений, первый элемент 13 задержки, первый элемент И 14, счетчик 15 переданных квитанций, генератор 16 случайных импульсов, элемент

НЕ 17, ИЛИ 18, таймер 19, третий элемент

ИЛ И 20.

В состав устройства входят также блок 21 сдвига, генератор 22 случайных импульсов опроса, блок 23 индикации, блок 24 выходной очереди.

Блок 21 сдвига содержит узел 25 гашения приоритетного разряда, регистр 26 сдвига, узел 27 определения приоритетного разряда.

Узел 25 предназначен для гашения единицы в приоритетном разряде стандартного регистра без изменения состояния остальных разрядов этого регистра. Узел имеет однородную структуру и в каждом разряде (их всего К) содержит схему 28 гашения приоритетного разряда.

В состав блока входят также элементы

ИЛИ 29, 30, 31, элементы НЕ 32, элементы

И 33.

Схема 28 реализует логическую функцию л Л)Ъл Л)

Регистр сдвига представляет собой стандартный двунаправленный регистр сдвига с последовательным и параллельным занесением информации. Узел имеет вход последовательного занесения D+ при сдвиге вира во и D ири сдвиге влево, К входов параллельного занесения Dl — ВК тактовый счетный вход С, управляющие входы Vl и V2 для выбора режима работы, вход R установки в «О» и К выходов каждого разряда.

В зависимости от состояний входов Vl, V2 и R узел 26 может работать в различных режимах, используемых в устройстве: параллельное занесение, хранение, установка в нуль.

Параллельное занесение информации осуществляется через входы Dl — 0К, когда на управляющих входах V! и V2 поддержи5

55 ваются уровни логическо" «1», а на вход С поступает тактовый импульс.

Режим хранения выполняется при отсутствии на входе С тактового импульса.

Узел 27 предназначен для определения приоритетного разряда регистра сдвига.

Приоритетным является первый по порядку, начиная с первого, разряд, содержащий логическую «единицу».

Блок 24 выходной очереди (фиг. 3) содержит узлы 34 гашения приоритетного разряда.

Узлы 34 предназначены для «гашения» единицы в приоритетном разряде стандартного реверсивного регистра сдвига без изменения состояния остальных разрядов этого регистра. Они имеют однородную структуру и включают первый и второй элементы

HE 35, первый и второй элементы И 36 и элемент ИЛИ 37.

Блок 24 содержит также третий элемент

ИЛИ 38, второй элемент 39 задержки, элемент ИЛИ 40.

Для определения приоритетного разряда стандартного регистра сдвига по тому же принципу, что и в узле 27 блока 21, а также для хранения признака выбранного разряда до момента прихода управляющего сигнала с выхода элемента И 14 блок 24 содержит группу элементов ИЛИ 41, группу элементов

НЕ 42, третью группу элементов И 43, группу триггеров 44, третий 45 и второй 46 элементы

ИЛИ, первый элемент 47 задержки, элемент

48 запрета, первую 49 и вторую 50 группу элементов И, реверсивный регистр 51 сдвига.

Устройство имеет возможность моделировать системы передачи и обработки информации с радиальной двухуровневой структурой, имеющие буферные памяти (очереди) для выходных сообщений в каждой подчиненной ЭВМ нижнего уровня.

Введение таких очередей перед каждым каналом связи позволяет исключить полные потери сообщений при блокировке канала, а также при передаче по нему сообщений.

Это обусловлено тем, что выходные сообщения до их посылки в линию связи перемещаются в соответствующие буферные памяти, а во время их транспортировки в данных памятях хранятся дубликаты этих сообщений. Поэтому в рассмотренных системах при потере сообщения (квитанции) выполняется идентификация аварийного сообщения и осуществляется его повторная передача. При успешном завершении передачи сообщения в центральную ЭВМ его дубликат исключается из соответствующей очереди.

Устройство работает следующим образом.

С выхода генератора 12 в блок 24 выходной очереди поступают импульсы-сообщения, имитируя наполнение буферной памяти, например, первой подчиненной ЭВМ.

В блоке 24 (фиг. 3) эти сигналы поступают на вход D+ и — через элемент ИЛИ

38 — на вход С, в результате чего происхо1392573

55 дит занесение информации в регистр 51 со сдвигом вправо (на входе Vl поддерживается «нуль», так как на выходе элемента ИЛИ

46 тот же сигнал).

В определенный момент времени на запускающий вход устройства приходит сигнал начала работы, который через элемент ИЛИ

40 поступает на управляющие входы элементов И 49 и осуществляет опрос выходов регистра 51, а через элемент 47 приходит также на информационный вход элемента 48 запрета. Информация из регистра 51 поступает на элементы 41 — 43, которые определяют приоритетный разряд. единичный сигнал с которого поступает в соответствующий триггер 44 и через элемент ИЛИ 45— на вход элемента 2 запрета (т. е. в канал связи). Этот сигнал проходит через элемент

2 запрета, устанавливает триггер 4 в единичное состояние, запускает через элемент

ИЛИ 18 таймер 19, поступает в счетчик 6 и на элемент 3 задержки, имитирующий время передачи сообщения по каналу. При успешной передаче сообщения (на выходе генератора 10 случайных импульсов, имитирующего появление сбоев в канале, находится логический «О») единичный сигнал с элемента 3 задержки проходит через элемент

И 5, поступает в блок 21, регистрируется в счетчике 7 и сбрасывает через элемент

ИЛИ 20 таймер 19. Аналогичные действия происходят и в других каналах моделирования передачи информации. Таким образом на первую группу К входов блока 21 сдвига поступают сигналы (единичные и нулевые), имитирующие сообщения (или их отсутствие от К каналов передачи информации.

Данная группа сигналов поступает на входы элементов ИЛИ 30 схем 28 узла 25 (фиг. 2), а также на элемент ИЛИ 29, формирующий тактовый импульс на вход С, в результате чего эти сигналы («единицы» и «нули») заносятся в регистр (на входах l 1 и V2 постоянно поддерживаются уровни логической «1»), В определенный момент времени от генератора 22 случайных импульсов опроса (он имитирует интервалы обслуживания сообщений) поступает в узел 27 сигнал опроса, который «разрешает» прохождение сигналов из регистра 26 в узел 27 через элементы

И 33.

Узел 27 определяет гриоритетный разряд регистра и выбирает из него «единицу» на обслуживание, т. е. эта «единица» поступает в соответствующий канал 1 моделирования передачи информации на вход элемента 13 задержки, имитируя передачу квитанции центральной ЭВМ. Данный единичный сигнал через элемент ИЛИ 30 поступает также на (К+1)-й вход элемента ИЛИ 29 (фиг. 2), а затем на вход С регистра 26. В результате этого в регистре будет осуществлено параллельное занесение информации из узла 25, 5

40 который выполнил «гашение» единицы н выбранном приоритетном разряде.

Единичный сигнал с выхода блока сдвига через элемент ИЛИ 18 заиускаеT таймер 19.

При успешной передаче квитанции (на выходе генератора 16 случайных имиульсон, имитирующего отказы в канале, логический

«нуль») единичный сигнал с элемента 13 задержки проходит через элемент И 15, регистрируется в счетчике 15, сбрасывает через элемент ИЛИ 9 триггер 4 (имитируется открытие канала), через элемент ИЛИ 20 останавливает таймер 19 и поступает на управляющий вход блока 24.

В случаях отказов в канале ири передаче сообщения (или квитанции) генератор 10 (или 16) случайных импульсов совместно с элементом 11 (или 17) закрывают прохождение «единицы» через элемент 5 (или 14) и сброс таймера 19 и триггера 4 не происходит. Через заданное «время ожидания» таймер 19 срабатывает и сбрасывает сигналом повторной передачи через элемент ИЛИ

9 триггер 4. Далее этот сигнал поступает на вход повторной передачи блока 24 выходной очереди. Элемент 2 запрета после сброса триггера 4 открывается.

Таким образом имитируется уход какойлибо системы сбора и обработки нижнего уровня после ожидания в тайм-аут, вследствие чего канал передачи информации вновь открывается.

При появлении сигнала от элемента И !4 (успешная передача квитанции) элементы

И 50 (фиг. 3) «открываются» и пропускают информацию в узлы 34, а также на входы элемента ИЛИ 46. В результате этого происходит «гашение» приоритетной единицы (имитируется исключение сообщения из очереди) и занесение новой информации в регистр 51 (на входах I и С элементом

ИЛИ 46 поддерживается «единица»).

Единичный сигнал от элемента ИЛИ 46 поступает также на вход элемента 39 задержки, далее через элемент ИЛИ 49 вновь происходит опрос регистра 51, а также сброс триггеров 44. цикл работы блока 24 повторяется.

Если в регистре 51 (н очереди) отсутствуют сообщения, то опрос регистра 51 повторяется через элемент 48 запрета (элемент

47 синхронизирует поступление сигналов на входы элемента 48).

При поступлении сигнала от таймера 19 производится повторный опрос регистра 51 без предварительного «гашения» единицы приоритетного разряда. Таким образом имитируется повторная передача потерянного сообщения.

На входе 1."1 регистра 51 (фиг. 3) н основном поддерживается нулевой сигнал, поэтому сообщения от генератора 12 могут иостх— пать независимо от работы канала моделирования передачи.

1392573

Устрой THo позволяет моделировать системы передачи и обработки информации, имеющие буферные памяти для выходных сообще и и и в каждой подч ниенной .= ВМ нижнего уровня. Данные памяти в процессе межмашинного обмена исключак>т полные потери сообгцений на входе в канал связи в момент его блокировки, а также при передаче по немх сообщений.

Фир.чупа и:зобретения

Устройство для моделирования систем передачи и обработки информации, содержащее блок сдвига, генератор случайных импульсов опроса и группу кана.loB моделирования передачи информации, каждый из которых содержит первый и второй генераторы случайных импульсов отказов, первый и второй элементы НЕ, первый и второй элементы И, генератор случайных импульсов сообп!ений, элем HT запрета, первый и вто- 20 рой элементы задержки, триггер, первый, второй и третий элементы ИЛИ и таймер, первые входы первого и второго элементов

И соединены соответственно с выходами первого и второго элементов НЕ, входы которых соединены соответственно с выходами первого и второго генераторов случайных импульсов отказов, вход первого элемента задержки и первый вход первого элемента

ИЛИ в каждом канале моделирования передачи информации обьединены и подключены к соответствующему разрядному выходу блока сдвига, группа разрядных входов которого llo,Têëlo÷åíà соответственно к выходам вторых элементов И каналов моделирования передачи информации, тактовый вход блока сдвига соединен с выходом генератора случайных импульсов опроса, в каждом канале моделирования передачи информации управляюгций вход элемента запрета соединен с прямым выходом триггера, а выход элемента запрета соединен с входом второго элемента задержки, единичным входом триггера и вторым входом первого элемента ИЛИ, выход которого подклк>чен к входу запуска таймера, выход переполнения которого соединен с первым входом второго элемента ИЛИ, выход которого соединен 45 с нулевым входом триггера, прямой выход триггера подключен к второму входу второго элемента И, третий вход которого соединен с выходом второго элемента задержки, выход первого элемента задержки подключен к второму входу первого элемента И, выход кото- 50 рого соединен с вторым входом второго элемента ИЛИ и первым входом третьего элсмента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход третьего элемента ИЛИ подключен к входу останова таймера, отличающеегн тем, что, 55 с целью расширения функциональных возможностей устройства за счет моделирования запоминания передаваемых сообщений ло получения квитанций об их приеме, каждый канал моделирования передачи информации дополнительно содержит блок выходной очереди, состоящий из реверсивного регистра сдвига, трех групп элементов И, группы триггеров, группы элементов ИЛИ, группы элементов НЕ, элемента запрета, четырех элементов ИЛИ, двух элементов задержки и М узлов гашения приоритетного разряда, состоящих из первого и второго элементов НЕ, первого и второго элементов

И и элемента ИЛИ, входы которого соединены соответственно с выходами первого и второго элементов И своего узла гашения приоритетного разряда, первые входы которых соединены соответственно с выходами первого и второго элементов НЕ своего узла гашения приоритетного разряда, выходы элементов ИЛИ узлов гашения приоритетного разряда соединены соответственно с разрядными входами реверсивного регистра сдвига, К-й разрядный выход которого (К1, М) подключен к входу первого элемента 11Е и второму входу элемента И Кro узла гашения приоритетного разряда и первому входу (М вЂ” К+1)-го элемента И первой группы, вторые входы которых, нулевые входы триггеров группы и вход первого элемента задержки блока выходной очереди соединены с выходом первого элемента ИЛИ блока выходной очереди, прямые выходы триггеров группы подключены соответственно к первым входам элементов И второй группы, вторые входы которых соединены с выходом. первого элемента И своего канала моделирования передачи информации, выход К-го элемента И второй группы соединен с входом второго элемента НЕ и вторым входом первого элемента И К-го узла гашения приоритетного разряда и К-м входом второго элемента ИЛИ блока выходной очереди, выход которого подключен к входу разрешения параллельной записи информации реверсив1I0(0 регистра сдвига, первому входу третьеlo элемента ИЛИ блока выходной очереди, выход которого соединен с первым входом первого элемента ИЛИ блока выходной очереди, выход которого соединен с первым в одом первого элемента ИЛИ блока выходной очереди, выходы третьего элемента ИЛИ которого соединены с информационным входом элемента запрета своего канала моделирования передачи информации и управляющим входом элемента запрета блока выходной очереди, информационный вход которого подключен к выходу первого элемента задержки блока выходной очереди, а выход элемента запрета блока выходной очереди подключен к второму входу первого элемента ИЛИ блока выходной очереди, третий и четвертый входы которого соединены соответственно с входом запуска устройства и информационным выходом таймера своего канала моделирования передачи информации, выход i-го элемента И

1392573 первой группы (i=1, М вЂ” 1) подключен к первому входу -го элемента И третьей группы, второй вход которого соединен с выходом -го элемента HE группы, выходi-го элемента И третьей группы подключен к единичному входу -го триггера группы и с-му входу третьего элемента ИЛ И блока выходной очереди, выход М-го элемента И первой группы соединен с М-м входом третьего элемента ИЛИ блока выходной очереди, единичным входом М-го триггера группы, входом (М вЂ” 1)-го элемента НЕ группы и вторым входом (М вЂ” 2)-го элемента ИЛИ группы, первый вход j-го элемента ИЛИ группы (j=l, М вЂ” 2) подключен к выходу (j+1)-го элемента И первой группы, второй вход 1-го элемента ИЛИ группы (l=l, М вЂ” 3) соединен с выходом (i+ 1) - го элемента ИЛ И группы, выход j-го элемента ИЛИ группы подключен к входу -го элемента НЕ группы, а в каждом канале моделирования передачи информации выход генератора случайных импульсов сообшений подключен к входу сдвига вправо реверсивного регистра сдвига и второму входу третьего элемента ИЛИ своего блока выходной очереди, выход которого соединен с тактовым входом реверсивного регистра сдвига блока выходной очереди.! 392573

Риг. 2

0m

&п а

0m блошка 1

Рыг 3

Сосгавитсль В. Фмкалов

Редактор Л. Маковская Техред И. Верее Корректор Г. Решетник

Заказ 1809, 54 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж 35, Раушская наб., д. 4 5

Производственно-полиграфическое пред риятие, г. Ужгород, ул. Г!роектнан, 4