Устройство для передачи и приема цифровых сигналов

 

Изобретение касается передачи данныХс Цель изобретения - уменьше1ше, ошибок при передаче медленно меняющихся цифровых сигналов. У стр-во содержит на передающей стороне вычитатель 1, кодирующие блоки 2 и 6, дешифраторы 3,4,7 и 12, вычислительный блок 5, инверторы 8 и 9, эл-ты И 10 и 11, сумматор 14 и декодирующий блок 15, на приемной -. вычислительный блок, три дешифратора, кодирующий блок, два инвертора, два эл-та И, сумматор и декодирующий блок. На передающей стороне введен блок 13 задержки , а на приемной - дополнительный блок задержки, вход и выход которого соединены соответственно с вто-г рым входом первого дешифратора и входом третьего дешифратора.. Работа устр-ва на приемной стороне, к-рая по составу блоков представляет собой часть уст-ва передающей стороны, заключается . в декодировании принятого из канала связи сигнала и восстановлении из него выходного сигнала, поступакмцего на выход всего устр-ва. 2 иЛо е (Л

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1394454 А1 (51) 4 Н 04 L 25/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4040042/24-09 (22) 20.03.86 (46) 07.05.88. Бюл. Ф 17 (72) А.И. Долгов и С.В. Коротков (53) 621.397 (088.8) (56) Авторское свидетельство СССР

Ф 1241515, кл. Н 04 L 25/40, 1985. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение касается передачи данных. Цель изобретения — уменьшение ошибок при передаче медленно меняющихся цифровых сигналов. Устр-во содержит на передающей стороне вычитатель 1, кодирующие блоки 2 и 6, дешифраторы 3,4,7 и 12, вычислительный блок 5, инверторы 8 и 9, эл-,ты И 10 и 11, сумматор 14 и декодирующий блок 15, на приемной —. вычислительный блок, три дешифратора, кодирующий блок, два инвертора, два эл-та

И, сумматор и декодирующий блок. На передающей стороне введен блок 13 задержки, а на приемной — дополнительный блок задержки, вход и выход которого соединены соответственно с вто-. рым входом первого дешифратора и входом третьего дешифратора, Работа устр-ва на приемной стороне, к-рая по составу блоков представляет собой часть уст-ва передающей стороны, заключается . в декодировании принятого из канала связи сигнала и восстановлении из него выходного сигнала, поступающего на выход всего устр-ва, 2 ил.

1394454

Изобретение относится к передаче данных и может найти применение при построении системы передачи сигналов в цифровой форме, например системы передачи сигналов цветного и черно-белого телевидения.

Цель изобретения — уменьшение ошибок при передаче медленно меняющихся цифровых сигналов. !О

На фиг. 1 изображена структурноэлектрическая схема передающей стороны; на фиг. 2 — структурно-электрическая схема приемной стороны.

Устройство содержит на передаю- !5 щей стороне вычитатель 1, первый кодирующий блок 2, первый 3 и второй

4 дешифраторы, вычислительный блок

5, второй кодирующий блок 6, третий дешифратор 7, первый 8 и второй 9 инверторы, первый 10 и второй 11 элементы И, четвертый дешифратор 12, блок 13 задержки, сумматор 14 и декодирующий блок 15, а на приемной стороне - вычислительный блок 16, первый дешифратор 17, кодирующий блок 18; второй дешифратор !9, первый

20 и второй 21 инверторы, первый 22 и второй 23 элементы И, третий дешифратор 24, дополнительный блок 25 за- ЗО держки, сумматор 26 и декодирующий блок 27.

Устройство работает следующим образом.

Вычитатель I образует разностный сигнал путем вычитания из входного сигнала пр ед сказ анно го си гнала с выхода сумматора 14. Первый кодирующий блок 2 определяет правило разбиения области значений разностного сигна- 40 ла на подобласти квантования и правило оценки, которое ставит в соответствие значениям разностного сигнала в подобласти одно из оценочных значений (код уровня), 45

В пер вом дешифр ат ор е 3 фор мир уется выходной сигнал передающей стороны в соответствии со следующей логикой работы. Если код сигнала на выходе первого кодирующего блока 2 (код уровня) меньше кода верхней границы зоны и одновременно больше кода нижней границы зоны, то выходной сигнал равен разности кода сигнала с выхода первого кодирующего блока

2 и кода нижней границы зоны, Если код сигнала на выходе первого кодирую" щего блока 2 больше кода верхней границы зоны, то выходной сигнал равен разности кодов верхней и нижней гра», ниц зоны. Во всех остальных случаях в канал связи поступает сигнал, соответствующий нулю.

Второй дешифратор 4 формирует код сигнала, эквивалентный коду сигнала с выхода первого кодирующего блока 2, с помощью суммирования кода выходного сигнала первого дешифратора 3 с кодом нижней границы зоны. Декодирующий блок 15 выполняет функцию, обратную функции первого кодирующего блока 2. Сумматор 14 выполняет функцию предсказателя значений пер едаваемого сигнала на входе устройства на основе ранее переданных сигналов.

Второй кодирующий блок 6 определяет правило разбиения области значений предсказанного сигнала на зоны предсказания и правило оценки, которое ставит всем значениям предсказанного сигнала в зоне в соответствие значения кодов нижней и верхней границ зоны предсказания, при этом с его выхода подается код нижней границы зоныпредсказания на вход третьего дешифратора 7.

Третий дешифратор 7 выполняет функцию распознавания крайних зон.

Сигнал на его одном выходе появляется при минимальном (нулевом) значе-1 нии кода нижней границы зоны, а на другом выходе — при максимальном значении этого же кода.

Четвертый дешифратор 12 выполняет функцию распознавания перегрузки сиг" нала. Сигнал на его одном выходе появляется при минимальном (нулевом) значении кода выходного задержанного на один отсчет сигнала первого дешифратора 3, а на другом выходе— при максимальном значении этого же сигнала.

Вычислительный блок 5 осуществляет коррекцию кода нижней границы зоны путем добавления или вычитания из его значения единицы в ситуациях перегрузки. Для этого его второй вход подключен к выходу второго кодирующего блока 6 для приема кода нижней границы зоны. На его третий вход (добавления единицы) сигнал поступает с выхода третьего дешифратора 7 через первый инвертор 8 и второй элемент И ll и с выхода четвертого дешифратора 12 через второй элемент И ll. Ha первый вход (вычитания единицы) сигнал поступает с выхо4

4434 з 139 да третьего дешифратора 7 через второй инвертор 9 и первый элемент И 10 и с выхода четвертого дешифратора

12 через первый элемент И 10. Выход вычислительного блока 5 подключен к второму входу второго дешифратора 4 и второму входу первого дешифратора

3 для передачи значения скорректированного кода нижней границы зоны.

Устройство при передаче цифрового сигнала с восемью разрядами на один отсчет передаваемого сигнала, .четыРехразрядной шкалой квантования в пер" вом кодирующем блоке 2 и девятью зонами во втором коцирующем блоке 6 работает следующим образом.

На передающей стороне в вычитателе 1 из сигнала на входе и выходного (предсказанного) сигнала сумматора

14 образуется девятиразрядный разностный сигнал. В первом кодирующем блоке 2 разностный сигнал преобразует ся в четырехразрядный код уровня и передается на первый вход первого дешифратора 3. На второй вход первого дешифратора 3 подается из вычислительного блока 5 четырехразрядный код нижней границы зоны предсказания.

В первом дешифраторе 3 код уровня .сигнала преобразуется в соответствии с логикой его работы в трехразрядный код выходного сигнала передающей стороны, который поступает в канал связи. Во втором дешифраторе 4, декодирующем блоке 15 и сумматоре 14 осуществляется преобразование выходного сигнала передающей стороны в предсказанное значение входного сигнала, поступающего на вход передающей стороны. Предсказанный сигнал в вычитателе 1 позволяет получить разностный сигнал и во втором кодирующем блоке 6 определить код нижней грани,цы эоны предсказания. Выбор значений уровня квантования в первом кодирующем блоке 2 и границ зон предсказания во втором кодирующем блоке 6 при передаче телевизионных сигналов осуществляется экспериментальным путем с учетом психофизиологических свойств зрения., Код верхней границы зон предсказания в первом дешифраторе 3 образуется из кода нижней границы зоны добавлением числа 7 ° Третий 7 и четвертый

12 дешифраторы, вычислительный блок

5, два инвертора 8 и 9 и два элемента И 10 и 11 позволяют распознавать

55 ситуации перегрузки, т, е. выхода значения разностного сигнала на входе первого кодирующего блока 2 за предельное значение уровней квантования как В положительной, так и в отри-цательной подобластях. Если перегрузка первого кодирующего блока 2 распознана, то кодирование осуществляется не в зоне, определяемой вторым кодирующим блоком 6, а в соседней (скорректированной) зоне, имеющей код номера на единицу больше или на единицу меньше в зависимости от того,-в какой из подобластей проис ходит перегрузка. Коррекция кода нижней границы зоны осуществляется в вычислительном блоке 5. Для этого на его входы подается код нижней границы с выхода второго кодирующего блока 6 и сигналы добавления или вычитания единицы с выходов элементов И 10 и 11. Скорректированное значение кода нижней границы зоны подается на вторые входы первого 3 и второго 4 дешифраторов.

Работа устройства на приемной стороне, которая о составу блоков представляет собой. часть устройства передающей стороны, заключается в декодировании принятого из канала связи сигнала и восстановлении из него выходного сигнала, поступающего на выход всего устройства.

При передаче сигналов возникают четыре принципиально возможных ситуации.

Ситуация 1. Перегрузка в данном и предыдущем отсчетах отсутствует.

Сигнал с выхода третьего дешифратора

24 на вход вычислительного блока 16 не поступает. В связи с этим шкала, т.е. совокупность уровней, с помощью которых передается сигнал, устанавливается из некорректированной зоны

3 (своей зоны) ..

Ситуация 2. В предыдущем отсчете перегрузки нет, а в данном есть. На вход вычислительного блока 16,как и в ситуации 1„сигнал также не поступает и шкала .устанавливается из своей зоны. Устройство получает преимущество. При передаче медленно меняющихся. сигналов малые величины перегрузки, незначительно превышающие граничные уровни своей эоны, возникают значительно чаще, чем большие перегрузки, которые было бы целесообразно передавать граничным уровнем

1394454 скорректированной зоны (соседней зоной), а также дополнительные иска жения исключены, так как коррекция осуществляется и в первом 3 и втором

4 дешифраторах одновременно.

Ситуация 3. В предыдущем отсчете перегрузка есть, в данном нет. Ввиду поступления на вычислительный блок .16 задержанного на один отсчет с помощью дополнительного блока 23 задержки сигнала коррекции используется шкала соседней зоны с уровнями, однозначно соответствующими шкале зоны. Устройство по качеству передачи сигнала имеет преимущество за счет использования скорректированной зоны в первом 3 и втором 4 дешифратор ах.

Ситуация 4. В предыдущем и данном отсчете есть перегрузка. В устройстве в вычислительный блок 16 поступает сигнал коррекции и используется шкала соседней зоны.

Формула изобретения

Устройство для передачи и приема цифровых сигналов, содержащее на передающей стороне пер вый инвер тор, последовательно соединенные вычитатель, первый кодирующий блок, первый дешифратор, второй дешифратор, декодирующий блок, сумматор, второй кодирующий блок, третий дешифр атор, второй инвертор, первый элемент И и вычислительный блок, последовательно соединенные четвертый дешифратор и второй элемент И, причем вход и выход второго коцирующего блока соединены соответственно с входом вычитателя и вторым входом вычислительного блока, второй выход третьего дешифратора через первый инвертор подключен к второму входу второго элемента И, выход которого подключен к

5 третьему входу вычислительного блока, выход которого подключен к второму входу второго дешифратора, второй выход четвертого дешифратора подключен к второму входу первого элемента И, на приемной стороне содержащее первый инвертор, последовательно соединенные первый дешифратор, декодирующий блок, сумматор, кодирующий блок, второй дешифратор, второй инвертор, первый элемент И и вычислительный блок, последовательно соединенные третий дешифратор и второй элемент И, при этом выход кодирующего блока подключен к второму

211 входу вычислительного блока, второй выход второго дешифратора через пер. вый инвертор подключен к второму входу второго элемента И, выход которого подключен к третьему входу вычислительного блока, выход которого подключен к первому входу первого дешифратора, второй выход третьего дешифратора подключен к второму входу первого элемента И, о т л и ч а ю3О щ е е с я .тем, что, с целью уменьшения ошибок при передаче медленно меняющихся цифровых сигналов,на передающей стороне введен блок задержки, причем выход первого дешифратора через блок задержки подключен к входу

35 четвертого дешифр атор а, выход вычислительного блока подключен к второму входу первого дешифратора, а на приемной стороне введен дополнитель40 ный блок задержки, вход и выход которого соединены соответственно с вторым входом первого дешнфратора и входом третьего дешифратора, 1394454

Составитель О. Андрушко

Редактор И. Дербак Техред SI.Ceðäþêoâà Корректор И.Николайчук

Заказ 2240/57 Тираж 660 Подпи си о е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4