Устройство для адресного управления коммутацией сообщений

 

Изобретение относится к многоканальным системам передачи злектрических сигналов и предназначено для программного управления скоростью передачи потоков сообщений по каждому из каналов. Целью изобретения является повышение информационной гибкости устройства. Устройство содержит источники сообщений, коммутатор. первый и второй дешифраторы, блок определения входных воздействий, блок выбора направления передачи, элементы памяти, блоки управления скоростью передачи, элементы ИЛИ, передающие каналы. Устройство для адресного управления коммутацией сообщений позволяет расширить функциональные возможности устройства, т.к. часть сообщений может передаваться потребителю без промежуточного хранения в злементах памяти. А возможность управлять по команде от внешнего устройства настройкой скорости передачи информации по каждому выходноь у каналу позволяет повысить зффективность использования каналов, а также применять данное устройство в качестве аппаратного средства для адаптации сети информационной связи как в процессе проектирования, так и в процессе функционирования. 2 з.п, ф-лы, 3 ил. (Я

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (114 С 08 С 15/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ4 (21) 404 I 235/24-24 (22) 04.02.86 (46) 23.05.88. Бюл. У 19 (71) Кишиневское проектно-конструкторское бюро автоматизированных систем управления (72) Е.В.Кранер, В.Б.Коробко, В.В.Кульба и Я.Ш.Пародер (53) 62).398(088.8) (56) Авторское свидетельство СССР

В 963044, кл. С 08 С 15/06, 1982. (54) УСТРОЙСТВО ДЛЯ АДРЕСНОГО УПРАВЛЕНИЯ КОИМУТАЦИЕЙ СООБЩЕНИЙ (57) Изобретение относится к многоканальным системам передачи электрических сигналов и предназначено для программного управления скоростью передачи потоков сообщений по каждому из каналов. Целью изобретения является повьппение информационной гибкости устройства. Устройство содержит источники сообщений, коммутатор, „„SU„„1397953 А 1 первый и второй дешифраторы, блок определения входных воздействий, блок выбора направления передачи, элементы памяти, блоки управления скоростью передачи, элементы ИЛИ, передающие каналы. Устройство для адресного управления коммутацией сообщений позволяет расширить функциональные воэможности устройства, т.к. часть сообщений может передаваться потребителю без промежуточного хранения в элементах памяти. А возможность управлять по команде от внешнего устройства настройкой скорости передачи информации по каждому выходному каналу позволяет повысить эффективность использования каналов, а также применять данное устройство в качестве аппаратного средства для адаптации сети информационной связи как в процессе проектирования, так и в процессе функционирования. 2 з.п. ф-лы, 3 ил.!

397953

Изобретение относится к многоканальным системам передачи электрических сигналов и предназначено для программного управления скоростью передачи потоков сообщений по каждому каналу в сетях передачи информации °

Цель изобретения — повышение информационной гибкости. !0

На фиг.l приведена структурная схема устройства для адресного управления коммутацией сообщений; на фиг.2— структурная схема блока управления скоростью передачи информации, на 15 фиг,3 — структурная схема блока, предназначенного для выбора направления и скорости передачи поступившего сообщения.

Структурная схема устройства со- 20 держит источники 1, -1„ сообщений, коммутатор 2 из и входных каналов либо в m выходных каналов, либо в элементы памяти, второй дешифратор 3 (состояний приемников сообщений), определяющий наличие свободных приемников сообщений в каждый текущий момент времени, блок 4 определения входных воздействий, блок 5, предназначенный для выбора направления пере- 30 дачи поступившего сообщения в элементы памяти или непосредственно на выходные каналы и выбора скорости его передачи, первый дешифратор 6, определяющий состояние (т.е. заполнение) 35 элементов 71 — 7 памяти, блоки 8, -8 управления скоростью передачи, элементы ИЛИ 9,-9, выходные каналы

l0 10 передачи сообщений.

Блок 8 управления скоростью пере- 40 дачи информации (фиг. 2) содержит задающий генератор 11, блок 12 считывания для организации считывания информации из элементов 7 памяти, буферный регистр 13 и усилитель-формирова-45 тель 14 выходных сигналов.

Блок 5 (фиг.3) содержит формирователь 15 адреса, определяющий адрес приемника или элемента 7 памяти и управлявший блоком 2 мультиплексор

16, блок 17 оперативной памяти, хранящий оперативную информацию, и блок

18 синхронизации.

Устройство работает следующим образом.

Входная информация о источников

1,, 1,...,1 поступает в коммутатор и

2 и блок 4 определения входных воз- действий и содержит как непосредственно информационную часть, передаваемую абоненту сети, так и адресную часть, в которой указаны пункты возникновения и назначения сообщений, признаки начала и конца передачи, указания о назначении или изменении скоростей передачи сообщений по каналам связи и т.д, Блок 4 из адресной части поступающих сообщений выделяет информацию с указанием адресов приемников сообщений (адресная часть, не содержащая адресов приемника, транслируется для анализа в блок 5). На основе информации о заданных адресах приемников и данных о наличии незаполненных элементов 7,, 7,...,7 памяти (информация дешифратора состояния элементов

7 памяти и блока 18 синхронизации) блок 4 либо передает в формирователь

l5 адреса номера предпочтительных каналов передачи сообщения, либо выдает сигнал отказа источнику сообщения до освобождения элементов 7 памяти.

Формирователь !5 адреса на основе анализа информации дешифратора 3 о наличии свободных выходных каналов !

О, информации блока 4 о предпочтительных каналах передачи сообщения и данных блока 17 памяти о текущих значениях скоростей передачи сообщений ло входным и выходным каналам выбирает в качестве приемника сообщения либо свободный канал 10 со

1 скоростью передачи сообщений, совпадающей со скоростью передачи входного канала, либо при отсутствии свободных приемников или несовпадении скоростей передачи элемент памяти 7!.

Выбранный формирователем 15 адрес в виде управляющего воздействия поступает в коммутатор 2, который и направляет сообщение либо через соответствующий элемент ИЛИ 9. по каналу !

I О, либо в элемент 7 памяти. Завершение передачи сообщения и его длина определяются блоком 18 синхронизации по признаку конца передачи в адресной части сообщения.

Формирователь 15 передает в блок

17 памяти номера элементов 7, хранящих принятые сообщения, по команде блока 18 o Be meHHH i e e H coo6щения переводит блок 2 в высокоимпедансное состояние.

По мере готовности каналов 10 (информация дешифраторов 3) блок 18 синхронизации по данным блока 17 памяти

1397953 определяет наличие и длину сообщений хранимых в соответствующем элементе

7, и, инициализируя блок 12, организует передачу сообщения из элемента

7 через блок 8 и элемент 9 в канал

1О. Данные о занятых и освободившихся элементах 7 передаются блоком 18 в блок 4, Назначение или изменение скоростей передачи сообщений по выходным каналам 1О осуществляется следующим образом. Из части сообщений, поступающих в блок 5, мультиплексором 16 выделяются те, которые содержат указания о назначениях скоростей передачи сообщений по каждому из источников 1 и каналов 10. Полученная информация записывается в блок 17 памяти и используется в дальнейшем блоком

l5. Назначенная скорость передачи выходного канала 10 в виде управляющего кода поступает в генератор ll блока 8. Генератор 11 задает тактовую частоту считывания информации из элемента 7 памяти блоком 12 и тактовую частоту передачи информации через регистр 13 считывания °

Информация из регистра 13 может передаваться либо в последовательном, либо в параллельном коде. С помощью усилителя 14 сигналы из регистра 13 формируются по амплитуде и усиливаются по мощности. формула изобретения

1. Устройство для адресного управления коммутацией сообщений, содержащее источники сообщений, выходы которых соединены с одноименными информационными входами коммутатора, блок определения входных воздействий, элемент памяти, первый дешифратор, выход которого соединен с первым управляющим входом блока определения входных воздействий, и передающие каналы, отличающееся тем, что, с целью повьппения информационной гибкости устройства, в него введены блоки управления скоростью передачи, элементы ИЛИ, второй дешифратор, блок выбора направления и скорости передачи, выходы источников сообщений соединены с одноименными информационными входами блока определения входных воздействий, первая группа выходов коммутатора соединена с первыми входами одноименных элементов

1ПИ, выходы которых соединены с входами соответствующих передающих каналов, информационные выходы которых

5 соединены с входами второго дешифратора, выход которого соединен с первым входом блока выбора направления и скорости передачи, первый и второй выходы которого соединены соответст1п венно с вторым управляющим входом блока определения входных воздействий и с управляющим входом коммутатора, вторая группа выходов которого соединена с соответствующими входами элементов памяти, первые выходы которых соединены с входами первого дешифратора, вторые выходы соединены с первыми входами одноименных блоков управления скоростью передачи, вторые и третьи входы которых соединены соответственно с третьим и четвертым выходами блока выбора направления и скорости передачи, выходы блоков управления скоростью передачи соедине25 ны с вторыми входами одноименных элементов ИЛИ.

2. Устройство по п.l, о т л и ч а ю щ е е с я тем, что блок выбора направления и скорости передачи содержит формирователь адреса, мультиплексор, блок оперативной памяти, блок синхронизации, первые входы формирователя адреса и мультиплексора

35 объединены и являются первым входом блока выбора направления и скорости передачи, первый вход блока синхронизации и второй вход формирователя адреса объединены и являются вторым

4О входом блока выбора направления и скорости передачи, первые выходы формирователя адреса, мультиплексора и блока синхронизации соединены с соответствующими входами блока оператив45 ной памяти, первый выход которого соединен с вторым входом блока син» хронизации, второй выход которого соединен с третьим входом формирователя адреса, второй выход блока оперативной памяти соединен с вторым входом мультиплексора, третий выход блока синхронизации является первым выходом блока выбора направления и скорости передачи, второй выход формирователя адреса является вторым выходом блока выбора направления и скорости передачи, второй выход мультиплексора является третьим нь ходом блока выбора направления и скорости

1397953 юг, Г передачи, четвертый выход блока синхронизации является четвертым выходом блока выбора направления и скорости передачи.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управления скоростью передачи содержит задающий генератор, блок считывания, буферньФ регистр, усилитель-формиро- 1р ватель сигналов, первый вход считывания является первым входом блока управления скоростью передачи, вход задающего генератора является вторым входом блока управления скоростью пе- 1Б редачи, второй, вход блока считывания является третьим входом блока управления скоростью передачи, первый выход задающего генератора соединен с третьим входом блока считывания, выход которого соединен с первым входом буферного регистра, второй вход которого соединен с вторым выходом задающего генератора, выходы буферного регистра соединены с одноименными входами усилителя-формирователя сигналов, выход которого является выходом блока управления скоростью передачи.

1397953

Составитель В ° Краюшкин

Техред Л.Сердюкова Корректор О.Кравцова

Редактор E . Папп

Заказ 2602/49

Тираж 558 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4