Устройство для сопряжения двух эвм

 

Изобретение относится к вычислительной технике и может быть использовано при объединении в вычислительfXH-i ную систему электронных вычислительных машин для повьшения быстродействия вычислительной системы. Целью изобретения является увеличение быстродействия за счет параллельной работы каналов прямого доступа к памяти и программного прерывания. Устройство содержит регистр 5 адреса, регистр 4 длины массива,-регистр 7 команд и состояний, регистр 8 данных, мультиплексор 9, блок 10 управления передачей , блок 1 управления, регистр 2 и 3, регистр 6 масок. Устройство в отличие от прототипа может ра ботать параллельно в режимах прямого доступа к памяти и программного прерьшания. 1 s.n. ф-лы, 2 ил. (Л СО :о ;о :п

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) {11> (1) 4 6 06 F 15 16:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 4107493/24-24 (22) 12.08.86 (46) 30.05.88. Бюл. В 20 (72) В.M.Cìèðíîâ, С,Н. Колтьппев и В,М.Вострецов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

11 809147, кл. 0 06 F 13/14, 1979.

Устройство сопряжения вычислитель" ных машин УСВМ А71118. Техническое описание 3.059,021 70, 1981, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЭВМ (57) Изобретение относится к вычислительной технике и может быть испольI зовано при объединении в вычислительную систему электронных вычислительных машин для повышения быстродействия вычислительной системы. Целью изобретения является увеличение быстродействия за счет параллельной работы каналов прямого доступа к памяти и программного прерывания. Устройство содержит регистр 5 адреса, регистр 4 длины массива, регистр 7 команд и состояний, регистр 8 данных, мультиплексор 9, блок 10 управления передачей, блок 1 управления, регистр 2 и

3, регистр 6 масок. Устройство в от" личие от прототипа может работать параллельно в режимах прямого доступа к памяти и программного прерывания.

1 з.п. ф-лы, 2 ил, 1399751

Изобретение относится к вычисли" тельной технике и может быть использовано при объединении в вычислитель" ную систему двух разнотипных ЭВМ.

Цель изобретения — увеличение быстродействия эа счет параллельной работы каналов прямого доступа к памяти и программного прерывания.

На фиг,1 приведена блок-схема уст- 10 ройства для сопряжения двух ЭВМ; на фиг..2 " cxeMa блока управления пе" редачей.

Устройство содержит блок 1 управления, регистры 2 и 3, регистр 4 дли-I5 ны массива, регистр 5 адреса, регистр

6 масок, регистр 7 команд и состояний, регистр 8 данных, мультиплексор

9 и блок 10. управления передачей.

Блок IQ содержит дешифратор 11 ад- 20 реса, три элемента ИЛИ 12 " 14 узел

15 формирования вектора прерывания, шесть триггеров 16 - 2) и двенадцать элементов 22 - 33 И.

Устройство работает следующим образом.

В исходном состоянии устройство находится в режиме ожидания, что соответствует нулевому состоянию всех ре, гистров и триггеров. 30

Устройство работает под управлением программы со стороны ЭВМ-1. Все регистры доступны для ЭВМ-1 как для чтения, так и для записи, выборка конкретного регистра и операция "Запись" или "Чтение" осуществляются дешифратором 11.

Устройство работает в режиме программного прерывания, прямого доступа в память„ а также одновременно в 40 этих двух режимах.

Для работы в режиме программного прерывания предварительно в регистр

6 масок записывается разрешение прерывания для сигналов, вызывающих эту операцию. Передача данных между ЭВИ-1 и ЭВМ-2 осуществляется через регистры 2 и 3„ При передаче из ЭВМ-1 данные поступают в регистр 3. Одновременно с ними поступает сигнал "Есть сообщение от ЭВМ-2", который запоминается в регистре 7 и поступает в блок 10 управления передачей. При наличии разрешения в регистре 6 сигнал

"Есть сообщение от ЭВМ"2" устанавли-!! !! 55 вает триггер Запрос на прерывание"

16, в ответ на который ЭВМ-1 вьдает сигнал "Разрешение прерывания". Этим сигналом устанавливаются триггер

"Подтверждение выбора" 17, в ответ на который снимается сигнал "Разрешение прерывания" и триггер "Режим" 19, установившееся значение которого свидетельствует о том, что устройство работает в режиме прерывания, В момент, когда общая шина ЭВМ"1 будет освобождена другими внешними устройствами, подключенными к ЭВМ-I, т.е. когда снимутся сигналы "Занято" (ЗАНI) и синхронизации (СХИ), устанавливается триггер 18, устройство сопряжения вьдает в ЭВИ-1 свой сигнал "Занято" (ЗАН) и в общую шину поступают сигнал "Прерывание" (ПРЕР) с выхода элемента И 28 и вектор прерывания (ВЕКТОР) с узла 15. После того, как данные из регистра 3 будут считаны, поступает сигнал синхронизации, который блокирует сигнал "Прерывание", после чего сигнал синхронизации снимается, сбрасывает триггеры 18 и 19 и освобождает шину.

После выполнения операции прерывания в ЭВМ-2 выдается сигнал "Принято сообщение" в ЭВМ-1 (ПС-I), который является сигналом прерывания для

ЭВМ-2, При передаче данных из ЭВМ-1 в

ЭВМ-2 данные записываются в регистр 2.

При этом вьдается сигнал "Есть сообщение от ЭВМ-1" (ЕС-I), который является сигналом прерывания для ЭВМ-2.

В ответ приходит сигнал "Принято сообщение в ЭВМ-2" (IIC-2), который заломинается в регистре 7 и запускает работу блока 10 в режиме прерывания аналогично сигналу "Есть сообщение от ЭВИ"2".

В режиме прямого доступа в память осуществляется передача массива данных. Предварительно в регистр 5 адреса записывается начальный адрес, в регистр 4 длины массива - величина передаваемого массива, в регистр 7 команд и состояний — направление обмена (HO). После подготовки регист" ров программно вьдается команда

"Пуск" записью в разряд регистра 7, которая поступает в блок 1 управле" ния. При направлении обмена от ЭВМ-1 и ЭВМ-2 (сигнал "Направление обмена" имеет высокий уровень) из блока I управления выдается сигнал "Требование прямого доступа (ТПД), которым устанавливается триггер "Запрос прямого доступа" (ЗПД) 20. В ответ на

"Запрос прямого доступа приходит

1399751

10

55 сигнал Разрешение прямого доступа" (РПД), вследствие чего осуществляется захват общей шины ЭВМ-1 аналогично режиму прерывания за исключением того, что триггер "Режим" 19 не устанавливается и вместо сигналов Прерывание" и "Вектор" выдаются сигнал синхронизации задатчика (СХЗ) с триггера 21 и сигнал типа операции У1 низкого уровня (т.е. операция "Чтение") с элемента 33 И. Одновременно с установкой триггера 21 синхронизации задатчика с выхода элемента И 29 в блок 1 управления выдается сигнал

"Подключение регистра адреса" (Подкл.

РА}, вследствие чего в общую шину

ЭВМ-1 выдается начальный адрес данных. В ответ на сигнал "Синхронизация задатчика" ЭВМ-1 выставляет на общую шину данные из указанного адреса и сигнал Синхронизация исполнителя". В момент прихода сигнала синхронизации на выходе элемента

И 32 формируется сигнал "Запись в регистр данных" (ЗРД), на выходе элемента И 30 — сигнал "Модуляция регистра адреса" (Мод.РА} и сбрасывается триггер 21, после чего снимается сигнал синхронизации, который своим спадом сбрасывает триггер "Занято"

18. Таким образом, на выходе регистра 8 формируются данные для передачи в ЭВМ-2. С приходом от ЭВМ-2 сигнала запроса блок 1 управления выдает ответный сигнал, информирующий о том, что данные на выходе регистра 8 готовы и их можно считывать. После считывания одного слова данных снимается запрос с входа блока 1 и блок 1 управления формирует очередной сигнал "Требование прямого доступа" для передачи следующего слова. На каждый цикл передачи блок 1 управления формирует сигнал для изменения текущего адреса в регистре 5 адреса и подсчета переданной информации в регистре 4 длины массива.

После передачи последнего слова данных блок 1 управления формирует сигнал "Конец обмена" (КОН), который запоминается в регистре 7 и поступает в блок 10 для осуществления операции прерывания.

При передаче массива из ЭВМ-2 в

ЭВМ-1 из регистра 7 поступает сигнал

"Направление обмена" низкого уровня, В этом случае данные записываются в регистр 8 данных под управлением сиг20

50 нала, поступающего из ЭВМ-2 на вход блока I и после того, как регистр 8 полностью заполнится, блок 1 управления сформирует сигнал "Требование прямого доступа для передачи данных из регистра 8 в ЭВМ-1. Блок 10 управления передачей в отличие от предыдущего случая выдает в общую шину ЭВМ-1 сигнал У1 высокого уровня (операция

"Запись" ), который является также сигналом подключения регистра 8 данных через мультиплексор 9 к ЭВМ-1.

Формула изобретения

1, Устройство для сопряжения двух

ЭВМ, содержащее регистр команд и состояний, регистр длины массива, ре гистр адреса, регистр данных, мультиплексор, блок управления, информационный вход регистра длины массива является первым информационным входом устройства и соединен с информационным входом регистра адреса и первыми информационными входами регистра данных и регистра команд и состояний, выход регистра адреса является первым адресным выходом устройства и соединен с первым информационным входом мультиплексора, выходы регистра дли-. ны массива, регистра данны и первый выход регистра команд и состояний соединены с второго по четвертый информационными входами мультиплексора соответственно, выход которого является первым информационным выходом устройства, первый выход блока управ" ления соединен с входами выборки регистра данных, регистра адреса, регистра длины массива и регистра команд и состояний, о т л и ч а ю щ е е с я тем,что, с целью увеличения быстродействия за счет параллельной работы каналов прямого доступа к памяти и программного прерывания, в него введены регистр масок, два регистра и блок управления передачей,, причем первый информационный вход первого регистра и информационные входы второго регистра и регистра масок соединены с информационным входом регистра адреса, первый выход регистра масок и выход гервога регистра соединены с пятым и шестым информационными входами мульччлексора соответственно, первый вых ц второго регистра является вторым и..,формационным выхо" дом устройства и соединен с седьмым!

3997з1 информационным входом мультиплексора, второй информационн.,и вход первого регистра является вторым инфорМационным входом устройства, выход регистра данных является третьим информационным выходом устройства, второй информационный вход регистра данНых является третьим информационным

Входом устройства, первый выход блоКа управления передачей соединен с

Входами стробирования первого и вто ого регистров, регистра длины массиВа, регистра адреса, регистра масок, регистра команд и состояний, регистра данных и входом управления муль гиплексора, второй выход блока управ ения передачей. соединен с входом записи регистра данных и входом блоировки блока управления, второй выод регистра команд и состояний соединен с входами режима записи блока правления передачей и блока управ ения, второй выход регистра масок соединен с входом кода операции блоКа управления передачей, второй выход

25 блока упранления соединен с входом требования прямого доступа блока управления передачей, второй выход второго регистра является выходом требо- 30 ания обмена устройства, второй ин1 ормационный вход регистра команд и остояний янляется входом требования обмена устройства, третий выход реги тра команд и состояний является выодом требования прерывания устройста, третий выход блока управления является выходом разрешения чтения-эайиси устройства, вход запроса данных блока управления является входом зап- g0 роса данных устройства, адресный

Вход блока управления передачей является адресным входом устройства, управляющие входы-выходы блока управления передачей являются управляющими входами-выходами устройства.

2. Устройство по п.l о т л и— ч а ю щ е е с я тем, что блок упранпения передачей содержит шесть триггеров, дешифратор адреса, три элемен- r0 та ИЛИ, двенадцать элементов И и узел формирования вектора прерывания, адресный вход дешифратора адреса соединен с адресным входом блока, выход дешифратора адреса соединен с первым выходом блока, вход режима записи соединен с первыми входами с первоro по четвертый элементов И и инверсным входом пятого элемента И, выходы с первого по третий элементов И соединены с первого по третий входами первого элемента ИЛИ соответственно, выход которого соединен с входом установКи первого триггера, прямой выход которого соединен с линией запроса прерывания управляющего входа-выхода блока и первым входом второго элемента ИЛИ, выход которого соединен с. информационным входом второго триггера, вторые входы с первого по третий элементов И образуют вход кода операции блока, вход требования прямого доступа блока соединен с входом устанонки третьего триггера и первым входом шестого элемента И, выход которого соединен с входом установки четвертого триггера, выход которого соединен с линией синхронизации задатчика управляющего входа-выхода блока, прямой выход третьего триггера соединен с вторым входом второго элемента ИЛИ и линией запроса прямого доступа управляющего входа-выхода блока, первый инверсный вход седьмого элемента И соединен с входами сброса с четвертого по шестой триггеров, инверсным входом восьмого элемента И, первым входом девятого элемента И и линией синхронизации исполнителя управляющего входавыхода блока, выход седьмого элемента И соединен с входом установки пя" того триггера, выход которого соединен с входом сброса второго триггера первым нходом десятого элемента.

И, первым прямым входом восьмого элемента И и первой линией занятости управляющего входа-выхода блока, вторая линия занятости управляющего входа-выхода блока соединена с вторым инверсным входом седьмого элемента

И, третий инверсный вход которого соединен со счетным входом второго триггера и выходом третьего элемента

ИЛИ, первый вход которого соединен с первым входом одиннадцатого элемента И и линией разрешения прерывания управляющего входа-выхода блока, выход одиннадцатого элемента И соединен с входом установки шестого триггера и входом сброса первого триггера, второй вход третьего элемента ИЛИ соединен с первым входом двенадцатого элемента И и линией разрешения прямого доступа управляющего входавыхоца блока, выход второго триггера соединен с прямым входом седьмого

1399751 элемента И, вторыми входами одиннадцатого и двенадцатого элементов И и линией подтверждения выборки управляющего входа-выхода блока, прямой выход шестого триггера соединен с вторым прямым входом восьмого элемента И, выход которого соединен. с входом разрешения выдачи вектора прерывания узла формирования вектора пре- 10 рывания и линией прерыВания управляющего входа-выхода блока, инверсный выход шестого триггера соединен с вторым входом десятого элемента И, выход которого соединен с вторыми 35 входами шестого и девятого элементов

И, прямым входом пятого элемента И и вторым выходом блока, выход девя" того элемента И соединен с вторым входом четвертого элемента И и вторым выходом блока, выход четвертого и инверсный выход пятого элементов

И соединены с вторым выходом блока, выход узла формирования вектора прерывания соединен с линией вектора управляющего входа-Bprxopa блока; прямой выход пятого элемента И соединен с линией типа операции управляющего входа-выхода блока.