Многоканальное устройство для подключения абонентов к общей магистрали
Изобретение относится к вычислительной технике. Цель изобретения - повышение быстродействия устройства. Многоканальное устройство для подключения абонентов к общей магистрали содержит общую информационную магистраль 7, в которую входят m шин, шину подачи счетных импульсов 2, п каналов 8 устройства, магистраль управления 6, в которую входят m шин, обций блок управления 1, шину сброса 3, шину блокировки прохождения сигналов запроса 11, шину окончания анализа устройства 5, шину записи информации в блок управления 4, резисторы 12, источник напряжения 34, входы 9 « (Л 4: сл
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН 51) 4 С 06 F 9/46
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCH0IVIV СВИДЕТЕЛЬСТВУ
° ° Ф
° ° °
° -7 °
° °
° °
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 399937 1/24"24 (22) 30.12.85 (46) 07,06.88. Бюл. К- 21 (71) Харьковский авиационный институт им.Н.Е.Жуковского (72) Э.В.Лысенко, А.Л.Литвинов, В,Л,Бодрова, Е.С.Захарова и С.А.Куц (53) 681.325 (088.8) (56) Авторское свидетельство СССР
В 1307458, кл. G 06 F 9/46, 1985.
Авторское свидетельство СССР
В 731438, кл. G 06 F 9/46, 19?7. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ
ПОДКЛЮЧЕНИЯ АБОНЕНТОВ К ОБЩЕЙ МАГИСТРАЛИ
„„SU„„1401459 А1 (57) Изобретение относится к вычислительной технике . Цель изобретения повышение быстродействия устройства.
Многоканальное устройство,пля подключения абонентов к общей магистрали содержит общую информационную магистраль 7, в которую входят m шин, шину подачи счетных импульсов 2, и каналов 8 устройства, магистраль управления 6, в которую входят m шин, общий блок управления 1, шину сброса
3, шину блокировки прохождения сигна" лов запроса 11, шину окончания анализа устройства 5, шину записи информации в блок управления 4, резисторы
12, источник напряжения 34, входы 9
1401459 и выходы 10 канала. Каждый канал содержит регистр адреса канала, два коммутатора, сумматор по модулю два, триггер. Блок управления содержит m узлов, по одному на каждую шину информационной магистрали, каждый узел содержит четыре двухвходовых элемента И, два двухвходовых элемента ИЛИ, Изобретение относится к области вычислительной техники и может быть использовано для подключения периферийных устройств к общей магистрали.
Целью изобретения является повы- 5 шение быстродействия эа счет предварительного анализа поразрядной логической суммы адресов каналов, в которые поступают запросы, и последующего сравнения только тех разрядов, поразрядная логическая сумма которых равна единице и по которым адреса каналов отличаются друг от друга, На фиг.1 изображена функциональная 15 схема многоканального устройства, на фиг.2 — функциональная схема блока управления устройства, на фиг.3 — функциональная схема канала устройства, на фиг.4 — функциональная схема коммутаторов, на фиг, 5 — функциональная схема асинхронного RS-триггера.
Многоканальное устройство цля подключения абонентов к общей магистрали содержит общий блок 1 управления„
25 шину 2 подачи счетных импульсов, шину 3 сброса, шину 4 записи информации в блок управления, шину 5 окончания анализа, магистраль 6 управления, информационную магистраль 7, каналы
8„, ..., 8, запросный вход 9 канала, информационный выход 10 канала, шину
11 блокировки прохождения сигналов запроса, сопротивление 12 нагрузки.
Блок 1 управления содержит узел
13 управления, двухвходовый элемент
H 14, двухвходовый элемент ИЛИ 15, двухвходовый элемент И 16„ асинхронный RS-триггер 17, двухвходовые элементы И 18 и 19, двухвходовий элемент40
ИЛИ 20, асинхронный RS-триггер 21, асинхронный RS-триггер типа MS асинхронный RS-триггер. В устройстве с целью сокращения времени опроса применен блок управления, который путем предварительного анализа информации на магистрали позволяет сравнивать приоритеты отдельных источников по значимым разрядам. 5 ил.
Канал 8 устройства содержит двухвходовый элемент И 22, коммутатор 23, регистр 24 адреса канала, группу из
m двухвходовых элементов И-НЕ 25, ин-. формационные выходы канала 26, информационные входы канала 27, группу иэ ш элементов НЕ 28 коммутатор 29, сумматор 30 по модулю два, двухвходовый элемент ИЛИ 31, триггер 32, вход
33 установки адреса канала.
Устройство содержит источники 34 напряжения. Асинхронный RS-триггер l7 типа МБ, осуществляющий переход в соответствующие состояния по заднему фронту управляющих сигналов, содержит первый RS-триггер 35, двухвходовый элемент. ИЛИ-НЕ 36, два двухвходовых элемента И 37 и 38, второй RSтриггер 39 и реализован по стандартной схеме. Каждый коммутатор 23 и
29, осуществляющий коммутацию одкой из ш входных шин на один выход под управлением сигнала, подаваемого на вход соответствующей одной из ш управляющих шин, состоит из ш двухвходовых элементов И 40 и одного многовходового элемента ИЛИ 41 и может быть реализован по стандартной схеме.
В основу работы предлагаемого устройства положен следующий принцип.
Пусть разрядность информационной магистрали ш 8, запросы поступили на три канала, адреса которых в двоичной системе счисления 10000010, 1ООООООО, 00000011. Таким образом, эти адреса отличаются друг от друга по первому, второму и восьмому разрядам, и именно последовательный анализ только по таким отличакицимся разрядам, адресов положен в основу работы предлагаемого устройства. СумI 401459
40
50
55 марный код (поразрядная логическая сумма) для рассматриваемого случая
10000011. Об;>атное значение этого кода 01111100, Если организовать последовательное прибавление единицы к этому значению в коде Джонсона, считая, что левый разряд самый младший, получим последовательно такие числа:
1+01111100=11111100; 1+ 11111100=
=11111110; 1+ 11111110=11111111 1+
+11111111=11111111+перенос.
Таким образом, переход значения разрядов из нуля в единицу последовательно осуществляется именно в тех разрядах, которые необходимо анализировать для нь»явления самого приоритетного канала. Появление переноса свидетельствует об окончании анализа. Именно по этому принципу осуществляется работа устройства и выделение сигнала окончания анализа.
Устройство работает следующим образом.
В регистре 24 канала хранится адрес данного канала, устанавливаемый с входа 33 установки адреса, соответствующий критерию его приоритета и представляющий собой двоичное m разрядное число, Работа устройства может проходить в одном из режимов: цикл приема запросов и цикл анализов устройства. В цикле приема запросов на шине 11 блокировки прохождения сигналов запросов присутствует сигнал логической единицы, который, поступая на первый вход всех элементов И 22 каналов 8, разрешает прохождение сигналов запросов в каналы устройства. Сигнал запроса, поступающий в виде сигнала логической единицы в цикле приема запросов по запросному входу канала 9 в i-й канал через элемент И 22 канала 8, поступает на, вход установки триггера 32 и устанавливает его в единичное состояние.
Сигнал логической единицы, снимаемый с единичного выхода этого триггера, поступает на выход канала 10 и на вторые входы элементов И-НЕ 25. Выходы каждого i-го элемента (i=1 2,... ...,m) И-НЕ 25 всех каналов соедине- . ны по схеме открытого коллектора, реализуя для каждого разряда функцию
И-ИЛИ-HE (проводное KG<). Таким образом, при поступлении нескольких запросов в соответствующие каналы устройства на каждой шине информационной магистрали 7 формируется обратное значение логической суммы значений одноименных разрядов ацресов тех каналов, куда поступили запросы.
В цикле анализа устройства, кото- рый наступает при поступлении одного или нескольких сигналов запросов, на шину блокировки запросов подается сигнал логического нуля, который сохраняется до окончания цикла анализа и который блокирует устройство от сбоев при поступлении сигналов запросов в цикле анализа. На шину 4 записи информации подается сигнал логической единицы, и значение разряда информационной магистрали через элементы И 14, ИЛИ 15 блока управления поступает на установочные коды триггеров 17.
Пусть j — номер перного слева триггера 17 (в j-м узле блока управления), находящегося в нулевом состоянии, 1 — номер второго слева триггера 17, находящегося в нулевом сос".îÿнии, г — третьего и т.д. Общее количество триггеров 17, находящихся в нулевом состоянии К. Триггеры 17 в узлах 1,2,...,j-l,j+l,j+2,...,1-1, 1+1,1+2 и т.д. находятся в единичном состоянии. С их единичного выхода снимаются сигналы логической единицы, которые поступают на первые входы элементов И 16 и на вторые входы элементов И 19 в тех же узлах. С нулевого выхода этих же триггеров снимаются сигналы логического нуля, которые поступают и на вторые входы элемента И 18. Триггер 17 в узле находится в нулевом состоянии. С его единичного выхода снимается сигнал логического нуля, который поступает на первый вход элемента И 16 и на, второй вход элемента И 19, сигнал логической единицы, снимаемый с его нулевого вь»хода, поступает на второй вход элемента И 18, выход которого заведен на установочный вход триггера 21. Все триггеры 21 блока управления находятся в нулевом состоянии, и на шинах 6 магистрали управления отсутствуют управляющие сигналы. При подаче первого счетного импульса в виде сигнала логической единицы на шину 2 счетных импульсов на выходе элемента И 16 первого узла появляется сигнал логической единицы, который поступает во 2-й узел, на выходе элемента И 16 также появляется сигнал логической единицы, который распро
5 1401459
35 страняясь доходит до элемента И 1б
j-го узла и дальше не идет. Одновременно сигнал логической единицы поступает на вторые входы элементов И
18 и 19 и на второй вход элемента
ИЛИ 15 в узлах 1,2, .. »j-1. Триггеры
17 и 21 в узлах 1,2,..., j-1 не изменяют своего состояния. Сигнал логической единицы через элемент ИЛИ 15 lp в j-м узле подается на вход установки триггера 17, который однако не изменяет своего состояния до его снятия, Сигнал логической единицы через элемент И 18 подается на установочный 15 вход триггера 21 j-ro узла, который переходит в единичное состояние, и на j-й шине магистрали управлеьия появляется сигнал логической единицы-.
При снятии счетного импульса по его 2р заднему фронту триггер 17 в j-м канале устанавливается в единичное состояние, при этом на второй вход элемента И 19 и на первый вход элемента
И 1б подается сигнал логической еди- 25 ницы. Сигнал логической единицы, подаваемый по j-й шине магистрали управ ления,поступает на j-e управляющие входы первого и второго коммутаторов
23 и 29 каналов устройства. Значение 30
j-ro разряда в каждом канале устройства через коммутатор 23 подается на второй вход сумматора 30 по модулю два, обратное значение логической суммы j-x адресов каналов подается на элементы HE 28 и инвертируется, и через коммутатор 29 на первый вход сумматора 30 по модулю два подается логическая сумма j-х разрядов адресов каналов, подключенных к информационной магистрали . Если в каком-то канале сумма о модулю два j-го разряда его адреса и поразрядная сумма всех
j-х разрядов равна единице, то это означает, что адрес данного канала меньше адресов каких-то других кана" лов в устройстве, на которые поступили запросы. В этом случае с выхода сумматора 30 по модулю два сигнал логической единицы через элемент ИЛИ
31 подается на сбросовый вход триггера 32, устанавливая его в нулевое состояние. Сигнал логического нуля с er о единичного выхода подается на вторые входы элементов И-HE 25 кана55 ла, отключая канал от дальнейшего анализа. Если же на выходе сумматора
30 по модулю два вырабатывается логический нуль, то данный канал участвует в дальнейшем анализе. При подаче второго счетного импульса, который последовательно проходит через элементы И 1б блока управления до элемента И 1б в 1-м узле, на первый вход элемента И 19 j-ro узла подается сигнал логической единицы. С выхода этого элемента снимается сигнал логической единицы, который через элемент
ИЛИ 20 подается на сбросовый вход триггера 21, переводя его в нулевое состояние, в результате чего управляющий сигнал снимается с j-й шины магистрали управления. Счетный им- < пульс, дойдя до 1-ro узла, подается на первые входы элементов И 18 и 19 и на второй элемент ИЛИ 15. По аналогии с j-м узлом на 1-й шине магистрали управления вырабатывается управляниций сигнал логической единицы, который сохраняется до прихода следующего счетного импульса и по которому анализируются 1-е разряды в каналах, подключенных к информационной магистрали. В результате от информационной магистрали отключаются каналы, адреса которых отключаются от максимальных по 1-му. разряду.
После подачи К-ro импульса все триггеры 17 переходят в единичное состояние и к информационной магистрали 7 подключается только один канал с максимальным адресом из всех каналов, в которые поступают сигналы запросов. Только в этом канале на информационном выходе канала 10 присутствует сигнал логической единицы.
Во время подачи (К+1)-го счетного импульса все триггеры 2 1 переходят в нулевое состояние, на шинах управляющей магистрали отсутствуют управляющие сигналы, на выходе элемента
И 16 в ш-м узле блока управления присутствует сигнал логической единицы, который поступает на шину 5 окончания анализа устройства. Этот сигнал синхронизирует работу устройства, фиксируя момент окончания анализа и разрешая работу с выбранным периферийным устройством. На шину 3 сброса подается сигнал логической единицы, s результате чего все триггеры 17 блока управления переходят в нулевое состояние (триггеры 21 сбрасываются раньше). -Этот сигнал через элементы
ИЛИ 31 каналов подается на сбросовые входы триггеров 32 каналов, в результате чего .все триггеры 32 устройства
14 находятся в нулевом состоянии. На шине блокировки прохождения сигналов опросов. 11 подается сигнал логической единицы, переводя его в цикл приема запросов.
Многоканальное устройство для под- 1 ключения абонентов к общей магистрали, содержащее N каналов (N — число запросов), каждый из которых содержит регистр адреса, два коммутатора, сумматор по модулю два, триггер, 1 причем группа адресных входов К-го (К=1,N) канала соединена с группой информационных входов регистра адреса К-го канала, группа выходов которого соединена с группой информацион- 2 ных входов первого коммутатора К-ro канала, выход которого соединен с первым входом сумматора по модулю два К-го канала, второй вход которого соединен с выходом второго комму- 2 татора К-ro канала, о т.л и ч а ющ е е с я тем, что, с целью повьппения быстродействия устройства, в него введены та узлов управления (mразрядность адреса абонента), каждый из которых содержит два триггера, два элемента ИЛИ, четыре элемента И, а в каждый канал введены группа элементов НЕ, группа элементов И-НЕ, элемент И и элемент ИЛИ, причем выход элемента ИЛИ К-го канала соединен с входом сброса триггера К"ro канала, выход которого является выходом предоставления обслуживания К-го канала и соединен с первыми входаии 4О элементов И-НЕ группы К-го канала, выходы i-х (i=1,ш) элементов И-НЕ группы всех каналов через монтажное
ИЛИ соединены с входами -х элементов НЕ группы всех каналов и первым 4 входом первого элемента И i-ro узла управления, выходы элементов ЙЕ группы К-го канала соединены с группой информационных входов второго коимутатора К-го каналау первый вход эле- 50 мента ИЛИ К-ro канала соединен с вы-!
01459 ходом сумматора по модулю два К-го канала, вход сброса устройства соеди- нен с вторыми входами элемента ИЛИ
К-го канала с первым входом первого
1 элемента ИЛИ i-ro узла управления и входом сброса первого триггера i-го
Ф о р м у л а и з о б р е т е н и я узла управления, вход запроса К-го канала соединен с первым входом элемента И К-ro канала, выход которого соединен с входом установки триггера
К-ro канала, вход блокировки запросов устройства соединен с вторым входом элемента И канала, вход записи устройства соединен с вторым входом первого элемента И i-го узна управления, выход которого соединен с первым входом второго элемента ИЛИ i-ro узла управления, выход которого соединен с входом установки первого триггера i-го узла управления, прямой выход которого соединен с первыми входами второго и третьего элементов И i-го узла управления, выход второго элемента И i-го узла управления соединен с вторым входом первого элемента ИЛИ i-ro узла управления, выход которого соединен с входом сброса второго триггера i-ro узла управления, выход второго триггера i-ro узла управления соединен с i-м управляющии входом первого и второго коммутатора всех каналов, инверсный выход первого триггера i-го узла управления соединен с первым входом чет5 вертого элемента И -го узла управления, выход которого соединен с входом установки второго триггE à х-го узла управления, тактовый вход устройства соединен с вторым входом второго элемента ИЛИ, с вторымн входами второго, третьего и четвертого элементов
И первого узла управления, выход третьего элемента И (j-1)-го узла управления (j 2,m) соединен с вторыи входом второго элемента ИЛИ, вторыми входаии второго, третьего и четвертого элементов И j-го узла управления, выход третьего элемента И m-го узла управления является выходом окончания анализа устройства.
1 014>9
1401459
7 7р jlf
А 44
Составитель И.Сорочан
Техред Л.Сердюкова Корректор М.Демчик
Редактор Н.Лазаренко
Тиразк 704 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Иосква, Ж-35, Раушская наб., д. 4/5
Заказ 2785/47
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
