Двусторонний ограничитель уровня цифрового сигнала
Изобретение может быть использовано при построении схем обработки цифрового сигнала в технике средств связи., Цель изобретения - расширение функциональных возможностей ограничителя . Ограничитель уровня цифрового сигнала содержит блок I сравнения, датчик 2 порогового значения, коммутатор 3 и шины 4, 5 и 8 входную,верхнего и нижнего уровней ограничения. Введение элемента 6 задержки и селектирующего регистра 7 обеспечивает ограничения как верхнего, так и нижнего уровня сигнала. При этом уровни ограничения могут быть заданы произвольно или даже изменяться в соответствии с заданной зависимостью непосредственно в процессе работы ограничителя. I ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСМИХ
РЕСПУБЛИМ..,su„„ 4oi58а а1 (50 4 Н 03 К 5/Ol
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ МОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4051 298/24-21 (22) 07.04.87 (46) 07.06.88. Бюл. ¹ 21 (72) Г.Ф.Бордюков и Л.Л.Серов (53) 621 374(088.8) (56) Патент Японии № 586348, кл. H 04 N 5/22, 04.02.83.
Патент ФРГ № 3045542, кл. Н 03 К 5/08, 1980. (54) ДВУХСТОРОННИЙ ОГРАНИЧИТЕЛЬ УРОВНЯ ЦИФРОВОГО СИГНАЛА (57) Изобретение может быть использовано при построении схем обработки цифрового сигнала в технике средств связи., Цель изобретения — расширение функциональных возможностей ограничителя. Ограничитель уровня цифрового сигнала содержит блок 1 сравнения, датчик 2 порогового значения, коммутатор 3 и шины 4, 5 и 8 входную, верхнего и нижнего уровней ограничения.
Введение элемента 6 задержки и селектирующего регистра 7 обеспечивает ограничения как верхнего, так и нижнего уровня сигнала. При этом уровни ограничения могут быть заданы произвольно или даже изменяться в соответствии с заданной зависимостью непосредственно в процессе работы ограничителя.
I ил.
1401580
Ограничитель работает следующим образом.
Каждый из отсчетов и-разрядного сигнала, который подается на первые входные шины 4 двухстороннего ограничителя уровня цифрового сигнала, сравнивается блоком 1 сравнения сначала с одним, а затем с другим уровнями
55 ограничения. Сигналы с уровнями нижнего и верхнего ограничения поступают на блок 1 сравнения с датчика 2 порогового значения поочередно. При этом
Изобретение может быть использовано в промышленности средств связи и предназначено для использования в радиотехнических установках различного назначения, в частности при построении схем обработки цифрового HKN сигнала в технике средств связи.
Цель изобретения — расширение функциональных возможностей за счет обе- 10 спечения одновременного ограничения как верхнего, так и нижнего уровня сигнала.
На чертеже приведена блок-схема двухстороннего ограничителя. 15
Ограничитель уровня цифрового сигнала содержит блок 1 сравнения, датчик 2 порогового значения, коммутатор 3, первые входы блока сравнения и коммутатора 3 соединены между 20 собой и подключены к первым входным шинам 4, второй вход коммутатора 3 соединен с первым выходом датчика 2 порогового значения, второй выход которого соединен с вторым входом блока 25
1 сравнения, выход которого соединен с первым управляющим входом коммутатора 3, первый вход датчика 2 порогового значения подключен к шинам 5 верхнего уровня ограничения, эле- 30 мент 6 задержки, селектирующий регистр 7, а второй вход датчика 2 порогового значения подключен к шинам
8 нижнего уровня ограничения, вход элемента .6 задержки подключен к выходу блока 1 сравнения, выход — к второму управляющему входу коммутатора 3, третий вход которого соединен с третьим выходом датчика 2 порогового значения, а выход — с входом селек-40 тирующего регистра 7, выход которого соединен с выходной шиной 9, тактовая шина 10 подключена к синхронизирующему входу элемента 6 задержки, датчику 2 порогового значения и селектиру- 45 ющему регистру 7. ! в течение первой половины длительности отсчета датчик 2 порогового значения задает, например, нижний уровень ограничения с шин 8 нижнего уровня ограничения, а в течение второй половины — верхний уровень ограничения с шин 5 верхнего уровня ограничения. Результаты сравнения — логический "0" или "1", что соответствует значению "Больше" или "Меньше", через элемент 4 задержки, а также непосредственно с выхода блока 1 сравнения поступают на первый управляющий вход, который управляет коммутацией, образуя двухразрядный двоичный код.
Параметры элемента 4 задержки выбраны так, что задержка сигнала на нем равна половине длительности отсчета, и во время второй половины длительности отсчета код управления коммутацией коммутатора 3 в своем первом разряде содержит текущий результат сравнения входного сигнала с сигналом, равным нижнему уровню ограничения, а во втором разряде — предыдущий результат сравнения входного сигнала с сигналом, равным верхнему уровню ограничения. Таким образом, в этот момент времени на выход коммутатора 3 в соответствии с кодом управления поступает либо входной сигнал, либо один из уровней ограничения. В это же время в конце второй половины длительности отсчета производится выборка сигнала с выхЬда коммутатора 3 в селектирующий регистр 7.
Положим, для определенности, что величина отсчета А;, входного сигна-. ла А меньше нижнего уровня ограничения В;,, отсчета А;;+, лежит между
I верхним и нижним уровнями ограничения и отсчета А;+ больше верхнего уровня ограничения С; . Иначе это можно представить в виде
А;, В;,(C; (1)
В; i+1 А; !+1 С;, (2)
В; С;,q+A;+ ° (3)
Сигнал А должен сравниваться с блоком 1 сравнения вначале с сигналом
В, а затем с сигналом С, которые поступают от датчика 2 .поочередно.
Тогда на выходе блока l сравнения возникнут следующие логические состояния: для случая {1) Ь;, =О, с;, =0; для случая (2) Ь;;,, =1, с;;„=0; для случая (3) Ь; z =1, с;, =1, где
1580
Ъ; и с, — результат сравнения А; с В и А; с С ° соответственно.
Входной сигнал линии 4 задержки повторяется на ее выходе с задержкой, равной половине длительности отсчета A
При этом код 01 на входе управления коммутацией коммутатора 3 должен соответствовать подключению входной шины А на выход коммутатора, а код
11 и 00 — шин В и С соответственно.
Селектирующий регистр 7 выбирает каждый второй отсчет с выхода коммутатора 3 при помощи тактовой частоты сопровождающей входной сигнал, и на его выход, который одновременно является выходом всего устройства, последовательно поступают отсчеты В;, A А;+,, С;,, т. е. оба отсчета входного сигнала А;, и А;, уровень которых выходит за пределы установленного диапазона изменения уровня сигнала, заменяются отсчетами с соответствующими уровнями ограничения.
Использование новых элементов—
Кроме того, преимуществом ограничителя является малое время, требуемое на обработку входного сигнала (не более длительности одного отсчета входного сигнала), что также немаловажно в ряде практических случаев применения ограничителя.
10 Формула и з о б р е т е н и я
Двухсторонний ограничитель уровня цифрового сигнала, содержащий блок сравнения, датчик порогового значения
15 и коммутатор, первые входы блока сравнения и коммутатора соединены между собой и подключены к первым входным шинам, второй вход коммутатора соединен с первым выходом датчика порого2Q вого значения, второй выход которого соединен с вторым входом блока сравнения, выход которого соединен с первым управляющим входом коммутатора, первый вход датчика порогового значе25 ния подключен к шинам верхнего уровня ограничения, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей, в него введены элемент задержки и селекти30 рующий регистр, а второй вход датчика порогового значения подключен к шинам нижнего уровня ограничения, вход элемента задержки подключен к выходу блока сравнения, выход — к
35 второму управляющему входу коммутатора, третий вход которого соединен с третьим выходом датчика порогового значения, а выход — с входом селектирующего регистра, выход которого сое4р динен с выходной шиной, тактовая шина подключена к синхрониэирующему входу элемента задержки, датчику порогового значения и селектирующему регистру. линии задержки и селектирующего регистра, отличает предлагаемый двух-. сторонний ограничитель уровня цифрового сигнала от известного так как позволяет ограничивать уровень сигнала не только снизу, но и сверху. В результате, расширяется область ограничения цифрового сигнала, что увеличивает сферу применения ограничителя и устраняет необходимость использоваTb несколько ограничителей.
Уровни ограничения в предлагаемом двухстороннем ограничителе уровня цифрового сигнала могут быть заданы произвольно или даже изменяться в соответствии с заданной зависимостью непосредственно в процессе его работы.
Составитель В.Чижиков
Редактор Н.Гунько Техред М.Дидык Корректор Л.Пилипенко
Заказ 2791/53 Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д, 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
