Многоканальное устройство ввода аналоговой информации
Изобретение относится к области вычислительной техники и может быть иснользовано в автоматизированных системах управления для сбора аналоговой информации с датчиков объекта и ввода ее в ЭВМ. Целью изобретения является повышение быстродействия устройства и исключение избыточности вводимой информации. Устройство содержит блок 1 усилителей, блок 2 фильтров нижних частот, блок 3 выборки и хранения , коммутатор каналов 4, аналого-цифровой преобразователь 5, регистр управляющих слов 6, блок 7 контроля, блок 8 выбора каналов, блок 9 управления, блоки памяти 10 и 12, выходной регистр 11. За счет управления частотой опроса каналов ввода с помощью таймерного устройства появляется возможность изменять скорость потока данных . Переключение на рабочую частоту при необходимости преобразования сигнала в i-M канале приводит к существенной экономии времени при анализе слова и вводе всего массива данных, что позволяет повысить быстродействие устройства. Кроме того, за счет использования всех разрядов информационного слова для записи номеров каналов можно увеличить число входных каналов устройства и создается экономия объема памяти. 3 3. п. ф-лы, 14 ил., 2 табл. i (Л
СОЮЗ COBETCHHX
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„5„4 G 06 F3/05
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 4072967/24-24 (22) 11.02.86 (46) 15.06.88. Бюл. № 22 (72) Г. И. Гребиниченко и А. М. Черкашин (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР № 737943, кл. G 06 F 3/05, 1971.
Гриценко В. И. и др. Программируемый контроллер многоканальных АЦП в системах с распределенной структурой обработки данных. — Управляющие системы и машины, 1984, ¹ 1, с. 3 — 4. (54) МНОГОКАНАЛЬНОЕ УСТРОИСТВО
ВВОДА АНАЛОГОВОИ ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники и может быть использовано в автоматизированных системах управления для сбора аналоговой информации с датчиков объекта и ввода ее в ЭВМ. Целью изобретения является повышение быстродействия устройства и исключение избыÄÄSUÄÄ 1403057 А 1 точности вводимой информации. Устройство содержит блок 1 усилителей, блок 2 фильтров нижних частот, блок 3 выборки и хранения, коммутатор ка палов 4, аналого-цифровой преобразователь 5, pcãèñòð управляющих слов 6, блок 7 контроля, блок 8 выбора каналов, блок 9 управления. блоки памяти
10 и 12, выходной регистр 11. 3а счет управления частотой опроса каналов ввода с »ом ощью т ай мер ного устройства поя вл яется возможность изменять скорость потока данных. Переключение на рабочую частоту при необходимости преобр"з-ования сигнала в, -м канале приводит к существенной экономии времени при анализе слова и вводе всего массива данных, что позволяет повысить быстродействие устройства. Кроме того, за счет использования всех разрядов информационного слова для записи номеров каналов можно увеличить число входных каналов устройства и создается экономия объема памяти. 3 з. п. ф-лы, 14 ил., 2 табл.
14
Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления различными физическими процессами для сбора аналоговой информации с датчиков обьекта и ввода ее в ЭВМ.
Цель изобретения — — повышение быстродействия устройства и исключение избыточности вводимой информации.
На фиг. 1 представлена структурная схеча устройства; на фиг. 2 -- функциональная схема блока усилителей; на фиг. 3 функциональная схема блока фильтров нижних частот; на фиг. 4 функциональная схема регистра управляющих слов; HB фиг. 5 — функциональная схеча коммутатора каналов; на фиг. 6 — функциональная схема олока узлов выборки и хранения; на фиг. 7 — функциональная схема блока выбора каналов; на фиг. 8 — схема блока управления; на фиг. 9 схема второго блока памяти; на фиг. 10 — функциональная схеча блока контроля; на фиг. 1l — схема выходногo регистра; на фиг. 12 — функциональная схема первого блока памяти; на фиг. 13 и 14 — — временные диаграммы работы.
Многоканальное устройство ввода аналоговой информации содержит усилители 1, фильтры 2 нижних частот, узл»l 3 выборки и хранения, коммутатор 4 каналов, аналогоцифровой преобразователь (АЦП) 5, регистр 6 управляющих слов, блок 7 контроля, блок 8 выбора каналов, блок 9 управления, второй блок 10 памяти, выходной регистр 11, первый блок 12 памяти и микроЭВМ 13. На фиг. 1 обозначены также входы 14 и выходы !5 устройства.
Усилители (масштабирующие) Но числу каналов ввода содержат каждый (фиг. 2) регистр 16 кода, повторитель 17 на операционном усилителе, умножающий цифроаналоговый преобразователь 18, интегратор 19 на операционном усилителе, нормирующий усилитель 20 на операционном усилителе.
Блок фильтров нижних ча тот (по числу каналов ввода) содержит 16 активных RCфильтров, каждый из которых включает узел 21 входных повторителей, аналоговый коммутатор 22 конденсаторов С 1 — С4, аналоговый коммутатор 23 конденсаторов С5—
С8 и RC-звено 24 второго порядка. выполненное íà îперационном усилителе с многопетлевой обратной связью.
Выбор номера фильтра нижних частот и полосы пропускания частот определяется кодом управлякнцего слова. Соответствие значений кода и полосы пропускания частот приведено в .табл. 1.
Регистр управляющих слов (фиг. 1) содержит регистр 25 кода номера канала, дешифратор 26 номера канала, регистр 27 ко03057
2 да коэффициентов усиления и регистр 28 кода полосы пропускания.
Коды номера канала, коды коэффициентов усиления задаются от микроЭВМ 13.
Старшие четыре разряда (1 4) отведены для записи (в двоичном коде) номера канала. Коду 0000 соответствует 1-й канал, коду 0001 — 2-й канал и т. д. Последующие
10 разрядов (5-- 14) слова отведены для значений коэффициенпга усилеьия. Коду
0000000001 соответствует коэффициент уси-"ения К; =10 —,- N =!.2.,m ве ичина m зависит or отношения — в схеме (фиг. 2) нормирующего усилителя 20. Последующие два разряда (15 и 16) отведены для записи кода выбираемой полосы пропуска1 4
Запись управляющего слова в соответствующие регистры осуществляется при значениях «1» и «О» на входах регистров 25, 27 и 28 при поступлении импульса записи
«К-ВП» от микроЭВМ 13 в режиме «Работа».
Коммутатор Кп Hà loB (фиг. 5) содержит узел 29 àíàлоговых коммутаторов, повторитель 30 на операционном усилителе. Коммутатор каналов имеет !6 аналоговых входов и один выход. Выбор канала коммутации осуществляется при поступлении на управляющие входы коммутатора 4 каналов слова с олока выбора каналов. Если уровень сигнала i-го разряда равен «О», то замыкается аналоговый ключ соответствующего канала. Если уровень сигнала равен «!», то ключ разомкнут и аналоговые сигналы не проходят на вход повторителя 30 напряжения. Выход коммутатора подключен на изчерительный вход ЛЦП 5.
Блок узлов выборки и хранения (фиг. 6) содержит 16 элементов выборки и хранения.
Лналоговый сигнал с выходов блока 2 поступает на вход операционного усилителя 31 узла выборки и хранения. Управляющим сигналом является импульс «№ канала», который поступает на операционный усилитель 32 из блока 8 и переключает узел выборки и хранения в режим «Хранение».
Переключение в режим «Выборка» осуществляется при сбросе импульса «№ канала».
Операционный усилитель 33 является выходным повторителем.
Блок 8 выбора каналов (фиг. 7) содержит первый регистр 34, счетчик 35, элемент
36 сравнения, дешифратор 37, второй регистр 38 и одновибратор 39.
Код выбора каналов ввода считывается с второго блока 10 памяти. Код поступает на входы первого регистра 34, который состоит из четырех D-триггеров, и записывается в регистр после поступления импульса считывания «Сч, им» с блока 9. Обнуляется регистр 34 при поступлении на его вход сброса
3 сигнала «Уст. О», который форм и руется в блоке 7 контроля. Выходы регистра 34 соединены с первыми входами элементов 36 сравнения. Счетчик 35 ведет счет тактовых импульсов до шестнадцати, после чего обнуляется импульсом одновибратора 39 (или общим сигналом «Уст.0»).
Выходы счетчика 35 соединены с входами дешифратора 37. Код дешифратора 37 поступает на вторые входы элементов 36 сравнения. В случае совпадения значений «1» на выходах элементов 36 сравнения появляется уровень «1». Таким образом формируется адрес номера канала ввода.
Блок 9 управления (фиг. 8) содержит элементы И-HE 40 — 42, элементы ИЛИ-НЕ 43 — 15
45, элемент НЕ 46, триггеры 47 — 49, генератор 50 импульсов, делитель 51 частоты, включающий RC-триггер 52, элемент И-ИЛИ-НЕ
53, элементы НЕ 54 — 56 и регистр 57 сдвига, а также одновибратор 58 и регистр 59.
Временная диаграмма работы блока 9 управления показана на фиг. 13. Формирование импульсов при записи слова в режиме «Работа» показано на фиг. 13 а. Начальное условие «Г)р» равно «1», на входах регистра 59 — код информационного слова. 25
При поступлении им пульса «Уст. О» или
«Сброс» на выходах триггера 47 устанавливается уровень «1», а на выходе триггера 48— уровень «О», что соответствует режиму «Запись». На выходе триггера 49 сохраняется уровень «1». При поступлении импульса записи «К-ВК» от микроЭВМ 13 триггер 49 переключается (передним фронтом) в состояние «О», что необходимо для режима записи информации в ячейки первого блока 10 памяти. В этот же момент времени управляющее слово записывается в регистр 59 и на его выходах образуется код управляющего слова. Задний фронт импульса «К-ВК» переключает триггер 49 в режим «Хранение».
Импульсы «Счет» и «Индикация» формируются при условии:
«Счет» — «U r»A Формирование импульсов при считывании слова показано на фиг. 136. Начальное условие» «U » = «1». При поступлении сигнала «Уст.0» или «Сброс» на выходе триггера 47 устанавливается уровень «1», а на выходе триггера 48 — уровень «О». При поступлении импульса «timer» на выходах триггеров 47 и 48 устанавливается уровень «1», а на выходе триггера 49 — уровень «О», 50 что обеспечивает режим считывания слова с первого блока 10 памяти. Задним фронтом импульса «timer» триггер 49 переключается в режим «Хранение» (уровень «1»). Сигнал «Счет» формируется при условии «Счет» = «Ue«r »h «timer» л «К-ВК». Диаграмма работы делителя 51 частоты и одновибратора 58 приведена на 57 4 фиг. 13 в. Период следования тактовых импульсов определяется выбором пьезоэлс л ента геlrep3ToD3 50 импульсов исходя из времени преобразования АЦГ1 5 таким образом, чтобы обеспечить равенство ) 6 tnp. Ацп(1«ввода = — 1 Тю/м При появлении на выходе элемента ИНЕ 42 перепада с уровня «1» на уровень «О» триггер 52 переключается в состояние «О» и на выходе элемента И-ИЛИ HE 53 появляются импульсы f „„. с частотой, равной частоте делителя. В момент появления перепада с уровня «1» на уровень «О» одновибратором 58 формируется команда <Пуск ЛЦГ!». Второй блок 10 памяти (фиг. 9) содержит узел 60 формирования Х-адреса, узел 6! формирования У-адреса, матрицу 62 узлов памяти, одновибратор 63. Узлы 60 и 61 содержат соответственно двоичные счетчики 64 и 65 группы повторителей 66 и 67 напряжений. Счетчики 64 и 65 устанавливаются в начальное положение сигналом «Уст. О». Запускаются счетчики им— пульсами «Счет», которые формируются в блоке 9 управления, после каждого шестнадцатого импульса одновибратор 63 формирует импульс «Сброс», который устанавливает счетчики в нуль и на Нх выходах формируется код первого адреса (0000). С приходом следующего импульса формируются адреса следующей ячейки узлов памяти матрицы 62 (1000). Повторители усиливают сигналы по мощности. Выходы повторителей соединены с входами дешифраторов Х- и У-адресов узлов памяти, которые образуют матрицу 62 памяти, состоящую из шестнадцати узлов памяти. Емкость — 256 бит (16 16-разрядных слов) Запись и считывание слов осуществляются при поступлении на управляющие входы (CE и WR) импульсов в соответствии с временными диаграммами, приведенными на фиг. 13 а, б. Блок 7 контроля (фиг. 10) содержит первый узел 68 индикации состояний i-й ячейки блока 10 памяти, второй узел 69 индикации номера усилителя и фильтра и формирователь 70 сигналов. Узел 68 образуют шестнадцать элементов И-НЕ 71 с открытым коллектором, набор резисторовов, ш естн адцать светодиодов 72. D-триггер 73 с установочными R- u S-входами и повторитель 74 напряжения. Код управляющего слова (состояние i-й ячейки блока памяти) поступает на первые входы элементов И-НЕ 71 с выходов элементов 36 сравнения. Вторые входы элементов подключены к выходу повторителя 74 напряжения, подключенного к выходу триггера 73. Триггер 73 устанавливается в нуль импульсом «Счет», а импульсом «Индикация» переключается в состояние «1», что является условием для включения цепей питания светодиодов. 1403057 Узел 69 содержит шестнадцать элементов И-НГ 75 с открытым коллектором, набор резисторов, шестнадцать светодиодов 76, D-триггер 77 и повторитель 78 напряжения. Код номера канала с выходов дешифратора 26 поступает на первые входы элементов И-HF 75, вторые входы подключены к выходу повторителя 78 напряжения, который подключен к выходу триггера 77. Триггер 77 устанавливается в состояние «!» нри поступлении íà его D- и С-входы импульсов «Индикация» и «Счет», что является условием для включения цепей питания светодиодов. Формирователь 70 сигналов содержит RS-триггеры 79 — -81, цепь резисторов и ггереключатели, конструктивно размещаемые па пульте. При переключении R- u S-входов с уровней «1» на уровни «О» на выходе триггеров формируются соответствующие сигналы в виде уровней «1» или «О». Выхîдной регистр (фиг. 1!.) содержит буфернг»й регистр 82, узел 83 формирования сигналов управления приемом и выдачей данных и узел 84 магистра kbkkhlx усилителей. Узел 83 образуют RS-триггер 85, элемент HF 86, одновибратор 87 и повторитель 88 напряжения. При поступлении сигнала «Пуск ALIH» одновибратор 87 формирует импульс, который поступает на R-входы регистра 82 и триггера 85. Г!осле окончания цикла кодирования ЛЦП 5 выдаст сигнал выдачи кода («ВК»), который переключает триггер 85 в состояние «!», и регистр 82 перекл.очается в режим выдачи кода. Уровень «1» на выходе триггера 85 является признаком готовности (сигнал «ГТ») для выдачи информационного кода в первый блок 12 памяти. Узел 84 содержит четыре шинных формирователя 89, каждый из которых обеспечивает передачу по четыре разряда слова данных, и один повторитель 90 напряжения. Г!ередача информации осуществляется при подаче уровня «О» на входы шинных формирователей 89. Первый блок !2 памяти (фиг. 12) содержит узел 91 формирования сигналов считывания, узел 92 формирования Х- и У-адресов ячеек и матрицу 93 узлов памяти. Узел 91 образует один элемент И-ИЛИНЕ 94, RS-триггер 95, D-триггер 96, четыре элемента НЕ 97 — -100 и два одновибратора ! 01 и 102. Узел 92 содержит двоичные счетчики 103 и 104 и повторители 105 и 106 напряжения для формирования Х- и У-адреса. Матрица 93 содержит шестнадцать узлов памяти с произвольной выооркой ячейки, емкость — 16384 бит (1024 X 16) . Временная диаграмма работы первого блока 12 памяти в режиме «Запись» показана на фиг. 14 а, а в режиме «Считывание» вЂ” на фиг. 14 б. Устройство работает следующим образом. Аналоговые сигналы по входам 14 поступают на входы усилителей 1. С выходов усилителей 1 сигналы поступают на входы фильтров 2 нижних частот. Установка коэффициентов усиления и выбор полосы пропускания фильтров в каждом канале производится при поступлении управляющих слов с регистра 6 управляющих слов, с выходов узлов 3 выборки и хранения аналоговые сигналы поступают на входы коммутатора 4 каналов. Последовательnîñòü ввода информации по каналам определяется кодом информационного слова, считанного с второго блока 10 памяти в блок 8. Все шестнадцать разрядов слова отведены для позиционного кода номеров канала ввода. Если в i-м разряде записана «1», а в остальных «О», то при анализе слова схемы сравнения блок 8 определяет, что ввод должен бы гь осуществлен только по 1-му каналу. Если «1» записана во всех разрядах слова, то ввод информации осуществляется последовательно с перво го канала до шестнадцатого. Запись массива слов выбора канала ввода производится в первый блок 10 памяти от микроЭВМ 13 в виде табл. 2. Кодировка значений («!» или «О») в каждом разряде строки может задаваться в любой последовательности, т. е. произвольно. Считывание информационного слова с первого олока 10 памяти осуществляется при поступлении импульсов «1!гпег» OT микроЭВМ 13. Сигналы включения соответствуюгцего номера канала коммутатора 4, включения узлов 3 выборки и хранения, пуска АЦП 5 формируются только при условии, если в анализируемом i-м разряде слова будет «1». Если в разрядах слова «О», то блок 9 управления пропускает эти разряды и переключает счетчик 35 на тактовую частоту генератора 50 импульсов 1,„= nfl . В этом случае происходит ускорение процесса анализа и сокращение времени в цикле ввода данных. После переключения узлов 3 выборки и хранения в режим «Хранение» происходит вклк>чение АЦГ1 5. По окончании преобразования сигнала АЦП 5 выдает команду «ВК» и код записывается в выходной регистр 11. Так формируются слово, содержащее код, эквивалентный уровню измеряемого сигнала, и код номера канала, формируемого в блоке 8. Сформированное слово переписывается в первый блок 12 памяти, после прохождения команды «ГТ» на выход выходного регистра 11. Процесс записи продолжается до выборки последнего значащего разряда в шестнадцатой строке массива и может быть продолжен при поступлении импульсов «timer» до заполнения всех ячеек первого блока памяти. Это соответствует четырем циклам ввода информации при условии максимм а IbHOI заполнения каждого разряда 1403057 Формула изобретения слова (строки). Емкость первого блока 12 памяти — 1024 X 16. Считывание информационного массива с первого блока 12 памяти осуществляется по инициативе микроЭВМ 13 после выдачи определенного количества импульсов «timer». Число импульсов задается программно, максимальное количество импульсов равно !024, т. е. определяется объемом памяти первого блока 12 памяти. После обработки данных микроЭВМ 13 может изменить массив выоора каналов ввода, коэффициенты усиления и полосы пропускания по каналам. Выходы 15 микроЭВМ !3 предназначены для подключения к ЭВМ ЛСУ. Таким образом обеспечивается исключение избыточности вводимой информации, что осу ще ствл яетс я управлением частотой опроса каналов ввода и реализуется программно путем изменения длительности периода импульсов таймерного устройства, это позволяет изменять скорость потока ввода данных. Кроме того, обеспечивается повышение быстродействия ввода данных за счет переключения на рабочую частоту f»„— 1,„1„. когда необходимо производить преобразова ние сигнала в i-м канале, или на частоту fI5„„= f, когда в значащем разряде информационного слова уровень «О», т. е. когда нужно вести преобразование в (i+!)-м канале; это приводит к существенной экономии времени при анализе слова и вводе всего массива данных, что повышает быстродействие устройства. Кроме того, обеспечивается экономия объема памяти ОЗУ, так как возможно использование всех шестнадцати разрядов информационного слова для записи позиционного кода номеров каналов, следовательно, при той же длине слова можно увеличить число входных каналов устройства. 1. Многоканальное устройство ввода аналоговой информации, содержащее блок управления, первый блок памяти, коммутатор каналов, аналого-цифровой преобразователь, второй блок памяти, выходной регистр, в каждом канале усилитель, фильтр нижних частот и узел выборки и хранения, информационные входы усилителей являются информационными входами первой группы устройства, выходы усилителей соединены с информационными входами фильтров нижних частот, выходы которых соединены с информационными входами узлов выборки и хранения, выходы которых соединены с информационными входами коммутатора каналов, выход которого соединен с информационным входом аналого-цифрового преобразователя, выходы группы которого соединены с информационными входами первой группы выходного регистра, выходы первого 61ока IIBxl 5IT II я взяютс я выходам и усTpollства, первый вход блока управления является первым входом записи устройства, входы первой группы блока управления явл511отся информационными входами второй группы устройства, первый выход блока управления соединен с входом запуска аналого-цифрового преобразователя, отличающееся тем, что, с целью IIQBhllllcIIIIII быстродействия устройства и исключения избыточности вводимой информации, в него введены регистр управляющих слов, блок контроля, блок выборы каналов, информационные входы регистра управляющих слов объединены с Bxolàxlп первой группы блока управления, выходы первой группы регистра управляющих слов соединены с управляющими Bxодами усилителей, а выходы второй группы — с управляющими входами фильтров нижних частот, выходы третьей группы регистра уllpdB,I5IIoщих слов соединены с адресными входами усилителей и фильтров нижних частот и информ ацион ными входам и блока контроля, вход записи регистра управляющих слов и первый адресный вход первого блока памяти являются вторым входом записи устройства, второй адресный вход первого блока памяти объединен с первым входом блока управления, второй вход которого является первым тактовым входом устройства, тактовый вход первого блока памяти является вторым THKтовым входом устройства, первый выход блока контроля соединен с входами сброса x cèлителей, блока выбора каналов, блоков памяти, регистра управляющHx слов, третьим входом блока управления, второй выход блока контроля соединен с четвертым входом блока управления, выходы первой группы блока выбора каналов соединены с адресными входами блока контроля. узлов выборки и хранения, коммутатора каналов и входами второй группы блока управления, выходы второй группы блока выбора каналов соединены с информационными входами второй группы выходного регистра, выход аналогоцифрового преобразователя соединен с вxoдом записи выходного регистра, первый выход блока управления соединен с входом сброса выходного регистра, выходы группы и выход выходного регистра соединены сооТветственно с информационными входами и входом записи первого блока памяти, первый и второй выходы блока управления соединены соответственно с первым и вторым тактовыми входами блока выбора каналов, информационные входы которого соединены с выходами группы второго блока памяти, третий и четвертый выходы блока управления соединены соответственно с тактовым и управляющим входам и блока ко нтрол я, четвертый выход блока управления соединен с третьим тактовым входом блока выбора каналов, четвертый выход блока управления соединен с тактовым входом второго блока 1403057 10 памяти, информационные входы которого соединены с выходами группы блока управления, пятый и шестой выходы блока управления подключены к входам записи и выборки второго блока памяти соответственно, выход второго блока памяти соединен с пятым входом блока управления. 2. Устройство по п. 1, отличающееся тем, что блок у правления содержит генератор импульсов, делитель частоты, одновибратор, регистр, три триггера, три элемента ИЛИНЕ, три элемента И-НЕ, элемент НЕ, информационные входы регистра являются входами первой группы блока, выходы регистра являк>тся выходами группы блока, вход сброса регистра и первый вход первого элемента ИЛИ-НЕ являются третьим входом блока, второй вход первого элемента ИЛИНЕ является пятым входом блока, выход первого элемента ИЛИ-НЕ соединен с установочным входом первого триггера и входом сброса второго триггера, выход которого является пятым выходом блока, первый вход первого элемента И-HE и тактовый вход регистра являются первым входом блока. выход первого элемента И-НЕ соединен с первым входом второго элемента ИЛИ-НЕ, выход которого соединен с входом элемента НЕ, первым входом третьего элемента ИЛИ-НЕ и является четвертым выходом блока, выходы третьего элемента ИЛИ-HF. и элемента НЕ соединены соответственно с входами сброса и установочным третьего триггера, выход которого является шестым выходом блока, второй вход первого элемента И-НЕ, второй вход третьего элемента ИЛИ-НЕ и первый вход второго элемента И-HE являются четвертым входом блока, второй вход второго элемента И-HF. является вторым входом блока, выход второго элемента И-НЕ соединен с входом сброса первого триггера, вторым входом второго элемента ИЛИ-HE и является третьим выходом блока, выход первого триггера соединен с установочным входом второго триггера, входы третьего элемента И-НЕ являются входами второй группы устройства, выход третьего элемента И-НЕ соединен с входом одновибратора и первым входом делителя частоты, второй вход которого соединен с выходом генератора импульсов, выход делителя частоты является вторым выходом блока, выход одновибратора является первым выходом блока. 3. Устройство по и. 1, отличающееся тем, что блок контроля содержит первый и втоТаблица l Х, Номер С канала с С1, С5 С2, Сб С3, С7 С4, С8 50 рой узлы индикации, формирователь сигналов, выходы которого являются первым и вторым выходами блока, информационные входы первого узла индикации являются адресными входами блока, информационные входы второго узла индикации являются информационными входами блока, тактовые входы узлов индикации являются тактовым входом блока, вход сброса первого узла индикации и установочный вход второго узла индикации являются управляющим входом блока, вход формирователя сигналов и установочный вход первого узла индикации подключены к выходу первого узла индикации. 4. Устройство по п. 1, отличающееся тем, 15 что блок выбора каналов содержит первый и второй регистры, счетчик, элементы сравнения, одновибратор, дешифратор, выходы первого регистра соединены с соответствующими входами первой группы элементов сравнения, выходы которых являются выходами первой группы блока, выходы второго регистра являются выходами второй группы блока, информационные входы первого регистра являются информационными входами блока, счетный вход счетчика является вторым тактовым входом блока, выходы счетчика соединены с информационными входами второго регистра и дешифратора, выходы которого соединены с соответствующими входами второй группы элементов сравнения. 30 стробирующие входы дешифратора и второго регистра являются первым тактовым входом блока, вход сброса первого регистра и первый вход сброса счетчика являются входом сброса блока, стробирующий вход первого регистра является третьим тактовым входом блока, один из выходов дешифратора соединен с входом одновибратора. выход которого соединен с вторым входом сброса счетчика. 1403057 12 Та блица 2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 l403057 Р 1р Р фр Мт.0 Х! Х2 x/0 1403057 1р 0 ЬУб&х 1403057 1Юых. ,кбЯюх Риа. 2 //ыК 1403057 1р Zp 3р 4р 13Р 4р 75р 1б C4/. ыМ 7enr. Ю Фиг 7 1403057 хс Ceem Пуся гМ7 1403057 (cpm gem D хр Зп-С9 1403057 1403057 1403057 )лозоь! -г оф :с Ч-д ) Ч ч Ф ц 0 Q 1 i a ! 403057 Составитель И. Карпова Редактор А. Огар Техред И. Верее Корректор Л. Пилипенко Заказ 286! !40 Тираж 704 Подписное ВНИИ!!И Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж -:35, Ра инская наб., д. 415 Г!роизводствеино-полиграфическое предприятие, г. Ужгород, ул. 11роектная, 4
