Устройство для определения взаимной корреляционной функции

 

Изобретение относится к вычис лительной технике и может быть использовано для определения значения и аргумента максимума взаимной корреляционной функции между случайными сигналами, подвергнутыми взаимному масштабно-временному искажению. Целью изобретения является повьпаение быстродействия устройства. С этой целью в устройство, содержащее генератор тактовьк импульсов, первый и второй делители частоты, управляемый делитель частоты, первый и второй аналого-цифровые преобразователи, первый триггер, первый, второй, третий и четвертый элементы И, первый счетчик, коррелятор, экстремальный анализатор, блок сравнения, первый и второй регистры, введены первый и второй блоки памяти, первый, второй, третий, четвертый мультиплексоры, второй, третий счетчики, второй, т.ретий и четвертый триггеры, пятый и шестой элементы И, третий регистр и сумматор-вычитатель. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИА ЛИСТИЧЕСКИХ

РЕСПУБЛИК (зп 4 G Об F 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMV СВИДЕТЕЛЬСТВУ

4ь

Ю

С5

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4147544/24-24 (22) 17.11.86 (46) ЗО.О6.88. В, В 24 (72) В.В.Динкевич, А.Л.Козлов, lO.И.Кузьмнн и О.A.Øåðìàí (53) 681.3 (088,8) (56) Авторское свидетельство СССР

У 691866, кл. G 06 F 15/336.

1 (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано для определения значения и аргумента макСимума взаимной корреляционной функции между случайными сигналами, подвергнутыми взаимному масштабно-временному искажению.

„„SU„„1406602 A 1

Целью изобретения является повьппение быстродействия устройства. С этой целью в устройство, содержащее генератор тактовых импульсов, первый и второй делители частоты, управляемый делитель частоты, первый и второй аналого-цифровые преобразователи, первый триггер, первый, второй, третий и четвертый элементы И, первый счетчик, коррелятор, экстремальный анализатор, блок сравнения, первый и второй регистры, введены первый и второй блоки памяти, первый, второй, третий, четвертый мультиплексоры, второй, третий счетчики, второй, третий и четвертый триггеры, пятый и шестой элементы И, третий регистр и сумматор-вычитатель. 1 ил.,1406602

Изобретение относится к вычислительной технике и может быть использовано для определения значения и аргумента максимума взаимной корреля- 5 ционной функции (ВКФ) между случайными сигналами, подвергнутыми взаимному масштабно-временному искажению (МВИ).

Цель изобретения — повышение быст-1О родействия устройства для определения взаимной корреляционной функции между двумя случайными сигналами,подвергнутыми взаимному масштабно-временному преобразованию. 15

На чертеже представлена блок-схема устройства.

Устройство содержит генератор 1 тактовых импульсов, делители 2 и 3 частоты импульсов с фиксированными 2Q различными коэффициентами деления, делитель 4 частоты следования импульсов с управляемым коэффициентом деления, аналого-цифровые преобразователи (AIgl) 5 и 6, блоки 7, 8 памяти, 25 мультиплексоры 9-12, счетчики 13 — 15 импульсов,коррелятор 16. триггеры

17-20, экстремальный анализатор 21 1 блок 22 сравнения, элементы И 23-28, регистры 29-31, сумматор-вычита- 30 тель 32.

Принцип работы устройства вытекает из следующих соображений. Из-за взаимных МВИ входных сигналов х и у, то ес ть сжатия" или рас тяже ния" по оси 35 времени одного из сигналов относительно другого, корреляционная связь между сигналами ослабевает, их ВКФ искажается, в частности уменьшается ее максимум. Оценка нормированной ВКФ 4р между сигналами x(t) и y(kt)=у(+,,+

+ kt) определяется выражением

kT

y*(i,kI = „-- 5 р (г с> (), 4

kT

2 с где К = k-) — коэффициент МВИ; аргумент ВКФ;

Т вЂ” время усреднения оценки ВКФ;

Р— нормированная ВКФ между сигналами x(t) и у(:);

55 текущее время.

Для упрощения, не умаляя общности рассуждений, положим, что МВИ сводится к сжатию во времени сигнала у, Положим также, что сигнал у, спектр которого ограничен верхней частотой подвергнут дискретизации с частотой f,7, 2f . В результате дискретизации получается последовательность отсчетов, расположенных с интервалом 1/f,, из которых можно восстановить исходный процесс.

Увеличим частоту дискретизации в (1+k) раз, Полученную последовательность отсчетов расположим с интервалом 1/Г . Если восстановить теперь непрерывный сигнал, то он будет равномерно "растянут" по оси времени относительно исходного процесса у в (1+k) раз. Таким образом, изменяя частоту дискретизации fо(1+k) путем задания различных значений k

1 а затем располагая полученные отсчеинтервалом 1/fо, можно скомпенсировать МВИ. Чем ближе значение k к неизвестному коэффициенту масштабно-временных искажений сигнала у, тем больше значение максимума ВКФ между сигналами х и у.

Процесс определения ВКФ происходит в два этапа. На первом этапе изменяется значение k, с дискрет1 ностью Л k = — --- причем для

T с каждого значения к = id?; (i 1 1

Q, 1...,, rï, — 1 ) определяется значение максимума соответствующей оценки ВКФ. Наибольшее из значений максимумов оценок, полученных на первом этапе, будет отличаться от максимума оценки ВКФ при полной компенсации МВИ не более чем на

3 дБ. Значение коэффициента k . для

J этой оценки отличается от истинного коэффициента 1; МВИ не более чем

I на 1----зф" Г,1 - С

Если полученный результат не удов. летворяет требованиям по точности, то начинается второй этап, на котором происходит уточнение полученных на первом этапе результатов, Коэффициент компенсации МВИ изменяется с дискретностью 3 k«Llk (4?:,) . При этом анализируется интервал изменения компенсирующего коэффициента от д.k f 41 i (k — -- --- до (k ?: + --- -- ), 3»a1 2 1 2 чение ?., соответствующее наибольшему из значений максимумов оценок

БКФ, полученных на втором этапе, от-, 3 14066 личается от истинного не более чем

01ñ и на

Ф

Выбор частоты дискретизации у 2f по условию Котельникова не является обязательным и использован только для наглядности рассуждений, В предлагаемом устройстве частота

f выбирается в зависимости от необо ходимого интервала Я > дискретизации коррелограммы, а при использонании в корреляторе метода некоррелированных выборок — еще и в зависимости от значения интервала корреляции сиг- 15 налов х и у.

Устройство для определения взаимной корреляционной функции работает следующим образом.

В исходном состоянии счетчики 20

13-15, триггеры 17-20 и регистры

29-31 обнулены. При этом мультиплексоры 9-12 подключают выходы делителей 2 и 4 частоты к входам блоков

7 и 8 памяти соответственно, а раз- 25 рядные выходы счетчика 14, на которых присутствует слово, состоящее из логических нулей, " к управляющим входам делителя 4 частоты. Благодаря этому коэффициент деления частоты импульсов делителя 4 равен коэффициенту деления делителя 2. Объемы блоков

7, 8 памяти выбирают такими, чтобы н них поместились выборки реализаций входных сигналов х и у, обеспечивающих вычисление коррелограммы с необ35 ходимым фактором усреднения. Фиксированный коэФФициент деления целителя 3 выбран таким, чтобы за время заполнения импульсами с его выхода счетчика 14 произошло построение коррелограммы коррелятором 16.

Нулевой цикл работы устройства на первом этапе начинается с приходом запускающего импульса на вход устройства, который включает тактовый генератор 1. Тактовые импульсы, проходя через делители 2 и 4 частоты, поступают на синхрониэирующие входы аналого-цифровых преобразователей 5 и 6 и блоков 7 и 8 памяти, благодаря че50 му входные сигналы х и у дискретизируются с одинаковой частотой, определяемой фиксированным коэффициентом деления делителя 2, и записываются н блоки 7 и 8 памяти. Запись отсчетов в блоки 7 и 8 памяти продолжается до переполнения счетчика 14, емкость которого определяется объемом

02

4 выборки входных реализаций, необходимой для построения коррелограммы, т.е. равна количеству отсчетов в выборке. По окончании записи выборки реализаций в блоки 7 и 8 памяти на выходе счетчика 14 формируется импульс, который поступает на счетный вход триггера 18 и устанавливает его в состояние "l". При этом мультиплексоры 9 и 10 подключают ныход делителя 3 частоты к синхронизирующим входам блоков 7 и 8 и к входу счетчика

14, начинается считывание выборки из блоков памяти с частотой, определяемой частотой следования импульсов на выходе делителя 3. Отсчеты реализации сигналов х и у поступают на входы коррелятора 16, который определяет их ВКФ. Выход коррелятора при этом отключен от ныхода всего устройства, так как элемент И 24 закрыт низким потенциалом на прямом ныходе триггера 20. Поэтому значения всех ординат коррелограммы поступают только н экстремальный анализатор 21> который выдает код максимальной ординаты на вход блока 22 сравнения, Этот блок сравнивает упомянутый код с содержимым регистра 29. Если вновь поступившее от экстремального анализатора 21 число превышает код, хранящийся н регистре 29, то на выходе блока 22 сравнения возникает импульс, который открывает элемент И 25> а также элемент И 26, благодаря присутствию на одном из входов последнего высокого потенциала с инверсного выхода триггера 17, При этом в регистр

29 записывается новое значение максимальной ординаты, а в регистр 30 содержимое счетчика 13, т.е. номер цикла. Таким образом, н нулевом цикле первого этапа блок 22 производит сравнение максимальной ординаты ВКФ и нулевого содержимого регистра 29.

:На выходе блока 22 появляется им" пульс, открываются элементы И 25 и 26 и в регистр 29 записывается значение максимума ВКФ, полученной в нулевом цикле, т.е. при одинаковых частотах дискретизации сигналов х и у (коэффициент компенсации ЯВИ

К, = О). В регистр 30 заносится нулевое значение содержимого счетчика 13.

В конце нулевого цикла по окончании считывания выборки из блоков

7 и 8 памяти происходит переполнение

1406602 счетчика 15, три гер 18 возвращается в нулевое состояние. Импульс с ега выхода через элемент И 23, открытый логической единицей "1" на инверсном ныходе триггера 17, поступает на сче1чик 13 и устанавливает его в состояние 1",,Код этого состояния через мультиплексоры 12 н 1 1 наступает на управляющий вход делителя 4 час- 1и таты, благодаря чему его коэффициент деления становится меньшим, Импульсы на синхронизирующий вход АЦП 6 поступает чаще, и частота дискретизации сигнала у становится выше частоты дискретизации сигнала х на величину g f = 1o d k i „Б очередном первом цикле работы устройства, как и н нулевом, происходит запись отсчетов реализаций х и у в блоки 7 и 8 2р памяти, Однако теперь интервал дискретизации процесса х меньше, чем в предыдущем цикле. Считывание же отсчетов выборки реализаций из блоков

7 и 8 происходит с одинаковой фик- 25 сиронанной частотой, задаваемой делителем 3, Поэтому коррелятор 16 в первом цикле определяет ВКФ между несколько "растянутым сигналом у„ и сигналом х, После окончания апре- Зр деления ВКФ ее максимальная ардината с выхода экстремального ана иза— тора 21 поступает на нход блока 22 сравнения и, если она превышает максимум предыдущей ВКФ, та заносится 35 в регистр 29, а в регистр 30 записывается соответстнующий ей номер цикла (в данном случае первый,.

В завершение первого цикла на выходе триггера 18 формируется вто- 4п рой от начала работы импульс, который через элемент И 23 проходит на счетчик 13 ° После этого начинается второй цикл, в котаром, как и н последующих, работа протекает «налогич- 45 но: изменяется коэффициент деления частоты импульсон делителя 4, частота дискретизации сигнала у увеличивается да значения „,I+:а,, (i номер цикла), коррспятар 16 определя- 5р ет ВКФ между сигналам х и еще более растянутыми сигналами х,, экстремальный анализатор 21 выделяет максимальную ординату очередной ВКФ, а экстремальный анализатор, состоящий из элемента И 25 и блока 22 сааннения, заносит н регистр 29 максимальную из множества вычисленных за (i+1) циклов ординат ВКФ, а в регистр

30 — соответствующий номер цикла.

Устройство работает в описанном режиме и циклов, причем и„ выбирается 1 мак

1 макc где К вЂ” заранее изнес гный макси"макс ма II»Iп и! коэффициент МВИ между входными сигналами, Таким образам, н течение п1 циклов были получены ВКФ между сигналом х и семейством растянутых" по оси времени относительно сигнала у сигнзлон у.. При этом исходное масштабноI временное искажение сигнала у относительно х компенсировалось шагами величиной 41с Т и нри некотором

1 1 —,,4 r- (,! k — 1, было скомпенсировано с точностью да Л .. Т. При этом уровень корреляции между сигналами х и у стал отличаться от истинного

/ не более чем на 3 дБ а максимум j-II

ВКФ превысил максимум всех остальных

ВКФ.

K моменту поступления на вход счетчика 14 II-го импульса ат триггера 17 в регистре 29 хранится наибольший из ряда максимумов ВКФ, т,е, максимум ВКФ цикла, в котором МВИ было скомпенсировано с точностью да d k,Т, а в регистре 30 — номер этого цикла, При этом номер цикла совпадает с кадом, который управляет перестраивае— мым делителем 4 в том же цикле.

Емкость счетчика 13 равна и По

1 окончании (и, — 1)-ro цикла рабаты ат триггера 17 через элемент И 23 поступает импульс, который переполняет счетчик 13. При этом счетчик переходит н нулевое состояние, а сигнал с его выхода устанавливает триггер 17 н состояние "1". Благодаря этому закрывается элемент И 23, и последующие импульсы с выхода тригге— ра 18 не изменяют состояния счетчика 13. Кроме того, открывается э IE. мент И 28, а мультиплексор 12 сигналом с прямого выхода триг! ера 17 переводится н состояние, подключающее к его выходу выход сумматора-вычит»теля 32. С этого момента начинаетcÿ второй этап работы устройства, Иа этом этапе прсизноднтся уточнение значения коэффициента, компенсирующего МВИ, с учетом того, что истинный коэффициент,"IBÈ мажет отличаться от найденного на нервам этапе k = „ 4К1 не более чем на

ЬК

Уточнение производится ша2

1406602

I 1tn 4. .г с d.-,, для чего требуется

Д К1, 2

2 ----- — таких шагов. Как и 11 2 на первом этапе, поиск значения Ко эффициента МВИ производится путем изменения коэффициента деления частоты импульсов делителя 4. При этом частота следов;.ция импульсов на его выходе изменяется вокруг значения

1dk f шагами d! гГ, В 1-м цикле

n2 -, n1

2-го этапа (— - --- с с ----) час2 2

50. тота следования импульсов на выходе делителя 4 равна Г (1+jdk,+ 131, ) . 15

В сумматоре-вычитателе 32 номер 1 цикла второго этапа, соответствующий коду на выходе счетчика 15, складывается со значением,1, хранящимся после первого этапа в регистре 30, Что- 20 бы обеспечить меньший, чем на первом этапе шаг d1;г, вес кода счетчика 15 меньше веса кола, хранимого в регистdkg ре 30, в .> = --;-- раз, ВзвешиваДк

25 ние кода 1 счетчика 15 производится в сумматоре-вычитателе 32„ Емкость счетчика 15 циклов второго этапа равпг на

Работа устройства на втором этапе, как и на первом, протекает циклами, В первых п /2 циклах второго этаг па по окончании каждого цикла импульс с выхода триггера 18 через элемент И 28 поступает на счетчик 15.

Код состояния 1 счетчика 15 с соответствующим весом поступает на вход сумматора-вычитателя 32, работающего в режиме сложения, благодаря посту- 40 пающему на управляющий вход последнего уровня логической 1 с прямого выхода триггера 19. На другой вход сумматора-вычитателя 32 с выхода регистра 30 поступает код 1 номера цик- 45 ла максимальной ВКФ, найденной на первом этапе. С выхода сумматора-вычитателя 32 код, определяющий коэффициент деления частоты следования импульсов, через мультиплексоры 12 и ll поступает на управляющий вход делителя 4 частоты„ Благодаря этому частота дискретизации ЛЦП 6 становится равной ., (1+,"д .,+ /1/d 1; 1. Коррелятор 16 определяет ВКФ выборки входных реализаций, записанных в блоках

7 и 8 памяти. 1кстремальный анализатор 21 выделяет максимальную ординату очередной ВКФ, а экстремальный анализатор, состоящий из элемента

И 25 и блока 22, заносит в регистр

29 максимальную из множества вычисленных за 1 циклов ординат ВКФ, а в регистр 31 через элемент И 28 - код с выхода сумматора-вычитателя 32. и

По окончании первых — - циклов

2 второго этапа счетчик 15 переполняется импульсами от триггера 18, импульс с его выхода поступает на счетный вход триггера 19> и последний переходит в состояние !". Сигнал с его прямого выхода устанавливает арифметический блок 32 в режим вычитания, Благодаря этому на следующих пг циклах второго этапа частота

2 следования импульсов на выходе делителя 4 изменяется в пределах Г (1 + о

+ 141, — /1/41 ) . В остальном работа устройства протекает аналогично пл первым ---- циклам второго этапа.

По окончании второго этапа в регистр

31 хранится код, определяющий коэффициент деления частоты следования импульсов, при котором МВИ скомпенdk4 сировано с точностью -----, После

2 последнего цикла второго этапа счетчик 15 снова переполняется и возвращает триггер 19 в состояние "0", Сигнал с выхода триггера 19 поступает на вход установки "1" триггера 20 и устанавливает его в состояние "1" °

Открывается элемент И 24, а мультиплексор !1 переводится в состояние, при котором выход регистра 31 подключается к управляющему входу делителя 4 частоты. Теперь дискретизация процесса у происходит с той частотой, которая необходима для компенсации его МВИ.

Результаты измерения ВКФ постчпают теперь от коррелятора 16 на выход устройства через элемент И 24 и могут использоваться для последующего анализа до тех пор, пока значение коэффициента МВИ не изменится. Когда это произойдет, следует подать сигнал Запуск", и устройство в течение r-, +n г циклов настроится на новое значение коэффициента МВИ, Устройство может работать и при противоположном знаке МВИ, но тогда следует сигналы х и у поменять местами, а также при неизвестном напраэ

1406602

10 пении МВИ, однако в последнем случае режим настройки продолжается (2п,+ п ) циклов, Устройство выгодно отличается от известного по быстродействию. Если в предлагаемом устройстве требуется

1 NKC

†---- + †--- = II +п циклов наст1 ройки для компенсации МВИ с шагом 10

1смакс

dl-. то в известном—

1 >

Д г

1 макс

= I. n1 циклов для полуВк, п чения такого же результата. При

= п = 10 предлагаемое устройст" во работает быстрее в 5 раз.

Ф о р м у л а и з о б р е т е н и я

Устройство для определения взаим20 ной корреляционной функции, содержащее генератор тактовых импульсов, выход которого подключен к входам первого и второго делителей частоты и к входу делимого управляемого дели. теля частоты, выходы первого делителя частоты и управляемого делителя частоты соединены соответственно с тактовыми входами первого и второго

30 аналого-цифровых преобразователей, первый триггер, инверсный выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика импульсов, выход которого подключен к единичному входу первого триггера, нулевой вход которого объединен с входом запуска генератора тактовых импульсов и является такто" вым входом устройства, коррелятор, выход которого соединен с первым вхо" дом второго элемента И и с входом экстремального анализатора, выход которого подключен к первому входу блока сравнения и к первому входу третье" го элемента И, выход которого соединен с информационным входом первого регистра, выход которого подключен к второму входу блока сравнения, выход которого соединен с вторым входом третьего элемента И и с первым входом четвертого элемента И, второй вход которого подключен к выходу первого счетчика, выход четвертого элемента И соединен с информационным входом второго регистра. информационные входы первого и второго аналогоцифровых преобразователей являются соответственно первым и вторым информационными входами устройства, выход второго элемента И является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродеиствия, в устройство введены первый, второй блоки памяти, первый, второй, третий, четвертый мультиплексоры, второй, третий счетчики импульсов, второй, третий, четвертый триггеры> пятый, шестой элементы И, третий регистр и сумматор-вычитатель> при этом выход первого делителя частоты подключен к первой группе информационных входов первого мультиплексора, вторая группа информационных входов которого объединена с первой группой информационных входов второго мультиплексора 4 соединена с выходом второго делителя частоты, вторая группа информационных входов второго мультиплексора подключена к выходам управляемого делителя частоты, вход задания коэффициента деления которого соединен с выходом третьего мультиплексора, первая группа информационных входов которого подключена к выходам четвертого мультиплексора, псрвая группа информационных входов которого объединена с первым входом пятого элемента И и подключена к выходу сумматора-вычитателя, управляющие входы первого, второго мультиплексоров объединены с первым входом шестого элемента И и соединены с прямым выходом второго триггера, вход установки н "1" которого подключен к выходу второго счетчика, счетный вход которого объединен с адресным входом первого блока памяти и соеди»е» с выходом мультиплексора, информационный вход которого подключен к выходу первого аналого-цифрового преобразователя, выход первого блока памяти соединен с первым информационным вХодом, коррелятора, второй информационный вход которого подключен к выходу второго блока памяти, информационный вход которого соединен с выходом второго аналого-цифрового преобразователя, адресный вход второго блока памяти подключен к выходу второго мультиплексора, управляющий вход четвертого мультиплексора объе" динен с вторым входом шестого элемента И и соединен с прямым выходом первого триггера, инверсный выход которого подключен к третьему входу четвертого элемента И, выход шестого

1406602

12 элемента И соединен со счетным входом второго и третьего триггеров и является тактовым входом устройства,информационный выход третьего счетчика подключен к первому информационСоставитель Л, Григорьян-Чтенц

Техред Л.Сердюкова

Редактор А.Маковская

Корректор А.Тяско

Заказ 3195/45

Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 третьего счетчика, выход переполнения которого подключен к единичному входу третьего триггера, прямой выход которого соединен с управляющим входом сумматора-вычитателя и с единичным входом четвертого триггера, выход которого подключен к второму входу второго элемента И и к управляющему вхо- 10 ду третьего мультиплексора, выход бло. ка сравнения соединен с вторым входом пятого элемента И, третий вход которого подключен к инверсному выходу четвертого триггера, нулевой вход ко" 15 торого объединен с нулевыми входами ному входу сумматора-вычитателя>второй информационный вход которого соединен с выходом второго регистра, выход пятого элемента И подключен к информационному входу третьего регистра, выход которого соединен с второй группой информационных входов третьего мультиплексора, вторая группа информационных входов четвертого мультиплексора соединена с информационными выходами первого счетчика.