Реле времени

 

С0103 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (!9) (И) А1 (51) 4 Н 03 К 17/

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Nf:,1

Ь

М

ОПИСАНИЕ ИЗОБРЕТЕНИЯ1

Вых. 1

УЫХ.г

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4162752/24-21 (22) 18.12.86 (46) 30.06.88. Бюл. II 24 (75) С.И.Капустин (53) 621.374.5 (088.g) (56) Авторское свидетельство СССР

Э 917347, кл. Н 03 К 17/28, 1981.

Авторское свидетельство СССР

У 1211871, кл. Н 03 К 17/28, 1984. (54) РЕЛЕ ВРЕМЕНИ (57) Изобретение может быть использовано в системах автоматического управления. Реле времени содержит интегратор 1, включающий операционный усилитель 2, резисторы 3, -3, времязадающий конденсатор 4 и ключ 5, источники 6, -6„ опорного напряжения, резисторы 7, -7„, 8,-8 „, компараторы на операционных усилителях 9, -9>, устройства 1 О, †1„ блокировки. Устройство просто по конструкции эа счет введения новых электрических связей между функциональными элементами.

2 ил.

1406770

Реле времени работает следующим образом.

Исходное состояние. При замкнутом ключе 5 напряжение на выходе интегратора 1 1„ = 0 даже при наличии входных напряже<<и<<, поступающих на

Изобретение отно сится к устройстнам автоматики и может быть использовано н системах автоматического управленияi

Цель изобретения — упрощение устройства.

На фиг.1 изображена структурная схема реле времени; на фиг.2 — временные диаграммь<, поясняющие его ра- !0 боту.

Реле нремени содержит интегратор

1, включающий операционный усилитель (ОУ) 2, резисторы 3, — 3„ времязадающий конденсатор 4 и ключ 5, источ- !5 ники 6, — б „ опорного напряжения, первые 7, — 7„ и вторые 8, — 8„ резисторы, компараторы на ОУ 9< — 9„ устройства 10 10 блокировки.

Ключ 5 подключен параллельно времяэадающему конденсатору 4, включенному в цепь отрицательной обработкой связи ОУ 2. Управляющий вход ключа 5 соединен с входной шиной устройства.

Вторые выводы резисторов 3, — 3« сое- 25 динены с общей точкой соединения времяэадающего конденсатора 4 с инвертирующим входом ОУ 2. Первые выводы этих резисторов являются рабочими входами интегратора и соединены с со- 30 ответствующими выходами устройства.

Выходы интегратора 1 через первые резисторы 7, — 7„ соединены с инверсными входами компараторов на ОУ 9<

9, прямые входы которых через вторые резисторы 8» — 8„ подключены к источ35 никам 6, — б„опорного напряжения.

Выходы компараторов 9„ — 9„ соединены с соответствующими выходами устройства. В каждом из устройств 10

1О„ блокировки (где и ) 2 — нечетное)

40 два входа связаны с выходом соответствующего компаратора на ОУ 9< — 9<, и общей шиной, управляющий вход подключен к шине сброса, а выход подключен к прямому входу соответствующего

45 компаратора 9, — 9<,. Каждый нечетный источник 6, — б < опорного напряжения имеет, например, положительную полярность, а каждый четньп< источник

6i — 6„, опорного напряжения — отри- 50 цательную. рабочие входы интетратора с выходов устройства.

Установочные уровни напряжений источников опорных напряжений (!. „„;! ) должнь< уменьшаться от своего максимального значения (L о«макс

) в соответствиии с порядковым номером 1-го компаратора на ОУ 9< — 9„

/П,„,„) f = f И„/„.„, / Ц,„„)/) ° ° °

° ° /1.!оп(«) 1/ / ™on(«) f / 1)оп/ми«

Минимальная степень различия двух соседних уровней опорных напряжений

f KUon / м„„определяется статической ошибкой примененного типа ОУ, приведенной к его выходным клеммам, т.е.

/ !1on l м««»/ Цсм! °

При общем нечетном числе компараторов на ОУ 9, — 9„количество одинаковых,исходных состояний выходных напряжений нечетных компараторов должно превышать на единицу количество одинаковых исходных состояний выходных напряжений четных компараторов.

Результат сложения отдельных исходных составляющих выходных напряжений ОУ, которое осуществляется за счет работы интегратора 1 в режиме одновременного суммирования поступающих íà его рабочие входы напряжений, может иметь как положительнь<й, так и отрицательный знаки. Необходимым условием является приоритет знака нечетных порядковых номеров компараторов 9„- 9«.

Режим формирования временных задержек командного сигнала. При подаче н момент tn на управляющий вход ключа 5 командного сигнала он размыкается и конденсатор 4 начинает заряжаться. При достижении напряжения на конденсаторе уровня, равного значению опорного напряжения (!1,„1„)), происходит скачкообразное изменение состояния компаратора 9<,, в результате чего происходит изменение исходной полярности его выходного напряжения на обратное.

Что напряже«ие поступает на соответствуюгп<й< выход устройства, сигнализируя о временной задержке ко<а«л— ного сигнала на первом этапе с

Блокировочное устройство 10 „ замыкает цепь положительной обратной связи и переводит компаратор 9„ в режим памяти,нового состоян«я. В результате перемены знака вь<ходно го напря3 14067 жения компаратора 9„полярность напряжения, которое интегрируется интегратором 1, изменяется. Начинается процесс перезаряда конденсатора 4.

При достижении напряжения на конденсаторе уровня, равного значению опорного напряжения (Uon(n,1 ) происходит скачкообразное изменение состояния компаратора 9„, на обратное. Это íà- >0 пряжение поступает на второй выход устройства, сигнализируя о временной задержке командного сигнала на втором этапе t>« „,1 . Блокировочное устройство IO „, замыкает цепь отри- 15 цательной обратной связи и переводит компаратор 9 „, в режим "памяти" нового состояния. Вновь начинается процесс перезарядки конденсатора 4 до момента достижения напряжения на нем уровня опорного напряжения (U „(„ z)) и т.д.

В общем случае гибкая вариация передаточными коэффициентами по входу интегратора 1 позволяет формировать 25 любые временные соотношения между отдельными сигнальными выходами устройства.

Режим восстановления устройства в исходное состояние. После изменения знака напряжения на выходе всех компараторов 9< — 9„ они переходят в режим "памяти" нового состояния, противоположный исходному. После окончания действия командного сигнала конденсатор 4 возвращается в исходное состояние (нулевое), но выходные напряжения компараторов не меняют своего знака и уровня.

Для приведения устройства в исход- 4О ное состояние необходимо подать им70 пульс команды "Сброс", воздействующий на устройства 10, — 10„блокировки таким образом, чтобы разрывались положительные обратные связи компара-. торов 9, — 9, которые скачком возвращаются в исходное состояние. Устройство готово к поступлению следующего командного сигнала. ьормула из о бре те ния

Реле времени, содержащее интегратор, управляющий вход которого соединен с управляющим входом реле времени, и компараторов на операционных усилИТелях, и устройств блокировки, и источников опорного напряжения, причем инверсные входы всех компараторов на операционных усипителях через соответствующий первый резистор подключены к выходу интегратора, прямые входы через соответствукмций второй резистор соединены с соответствуюцими источниками опорного напряжения, при этом нечетные и четные источники опорного напряжения имеют противоположную полярность, первый вход каждого из и устройств блокировки соединен с выходом соответствующего компаратора на операционном усилителе и является выходом реле времени, второй вход соединен с общей шиной реле времени, управляющий вход подключен к шине сброса, а выход подключен к прямому входу соответствующего компаратора на операционном усилителе, о т л и ч а ю щ е е с я тем, что, с целью упрошения, каждый из и выходов реле времени соединен с соответствующим рабочим входом интегратора.

1406770

Сброс

Фиг. 2

Составитель В.Простаков

Техред M. Ходанич

Корректор А ° Обручар

Редактор F..Êîï÷à

Заказ 3206/53 Тираж 928 Подписное

ВПИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Проиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4