Устройство адресации для автоматической конфигурации памяти эвм

 

Изобретение относится к вычислительной технике и может быть использовано при непрерывной адресации модулей памяти ЭВМ. Целью изобретения является расширение функциональных возможностей устройства за счет схемной реализации автоматического отключения неисправных модулей па.мяти и установления непрерывной адресации для исправных модулей памяти,- причем информация об отключенных (неисправных ) модулях памяти визуально представляется .оператору на блоке инди-, кации. Данная цель достигается за счет того, что в устройство, содержащее регистр физических адресов, регистр условных адресов, блок регистров преобразования , дополнительно введены регастр команд, два мультиплексора, регистр индикацш, элемент НЕ и элемент И. 2 ил. г (О

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5ц 4 С 06 F 12/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (21) 4136630/24-24 (22) 20 ° 10. 86 (46) 07..07.88. Вюл. У 25 (72) В.В.Меркуль, И.Ю.Манукин и М.Н. Гуревич (53) 681.325 (088.8) (56) Прожиялковский В.В,, Ломов Ю.С.

Технические и программные средства

ЭВМ. М.: Статистика, 1980, с.66-67.

Авторское свидетельство СССР

У 764518, кл. G 06 F 13/00, 1980.

Авторское свидетельство СССР

У 1024926, кл. С 06 F 12/02, 1983. (54) УСТРОЙСТВО АДРЕСАЦИИ ДЛЯ АВТОМАТИЧЕСКОЙ КОНФИГУРАЦИИ ПАМЯТИ ЭВМ (57) Изобретение относится к вычислительной технике и макет быть использовано при непрерывной адресации мо„„SU„; 1408439 А1 дулей памяти ЭВМ. Целью изобретения является расширение функциональных воэмоаностей устройства за счет схем" ной реализации автоматического отключения неисправных модулей памяти и установления непрерывной адресации для исправных модулей памяти; причем информация об отключенных (неисправных) модулях памяти визуально представляется;оператору на. блоке инди-. кации. Данная цель достигается за счет того, что в устройство, содержащее регистр физических адресов, регистр условных адресов, блок регистров преобразования адресов, дополнительно введены регистр команд, два. мультиплексора, регистр индикации, элемент НЕ и элемент И. 2 ил.

1408439

Изобретение относится к вычислительной технике и может быть испольЗовано при непрерывной адресации модулей памяти 3ВМ.

Оперативная память вычислительных машин большой мощности состоит из отдельных модулей, которые могут быть отключены в случае наличия в них неисправностей, причем исправные моду- 10 в данном случае должны иметь неперывную адресацию. !

Операции присвоения неотключенным одулям памяти непрерывной адресации осуществляются устройствами конфигу- 15 рации памяти.

Цель изобретения — расширение фун кциональных возможностей эа счет

Г схемной реализации автоматического

1отключения неисправных модулей памяти 20

,и установления непрерывной адресации ,для исправных модулей памяти.

На фиг. 1 представлена структурная схема соединения процессора, устрой ства адресации и оперативной памяти; на фиг.2 — функциональная схема устройства.

Схема соединения включает процессор 1, устройство 2 адресации и опе ративную память 3. 30

Устройство адресации содержит регистр 4 команд, регистр 5 физических адресов, регистр 6 условных адресов, ; блок 7 регистров преобразования адресов, первый 8 и второй 9 мультиплек: соры, регистр 10 индикации, блок 11

I индикации, элемент И 12 и элемент

НЕ 13.

Выходы F„,F,Q,А2,А1,F> процессора являются соответственно выходом эа- @ писи информации. в память 3, выходом . обращения к памяти 3, информационным выходом, выходом адреса в модулях памяти, выходом адреса модулей .памяти, выходом управления устройством 2.

Выходы устройства 2 А и F являются соответственно выходами физического адреса модулей памяти и управляющим выходом, последний служит для передачи в процессор 1 сигнала "Не действительный адрес" в случае обращения

50 процессора 1 к отключенному модулю памяти,,и сигнала, "Конец конфигурации необходимого для сигнализации об окончании в устройстве 2 режима

55 конфигурации памяти.

Режимы работы устройства определяются кодами, установленными на регистре 4 команд, первый и второй выходы которого подключены к управляющим входам регистров физических 5 и условных 6 адресов соответственно. При единичном значении на каком-либо выходе регистра 4 команд соответствующий регистр физического 5 или условного 6 адресов работает в режиме занесения информации по информационным входам, в противном случае данные регистры работают в режиме счетчика, причем режимы работы регистров условных 6 и физических 5 адресов осуществляются при наличии на их синхровходах единичных сигналов.

В зависимости от кодов, установленных на выходах регистра 4 команд, устройство может работать в следующих режимах: конфигурации памяти (код 00 на регистре 4), обращения к памяти по физическим адресам (код 01 на ре" гистре 4), обращения к памяти по условным адресам (код 10 на регистре 4), изменения конфигурации памяти (код 11 на регистре 4).

Режим конфигурации памяти осуществляется следующим образом. Сигналом управления "Сброс" производится установка всех регистров устройства 2 в нулевое состояние, сигналом управления "Упр." — установка кода команды

"Конфигурация" (код 00) на регистре

4 команд, осуществляется проверка тестовой информации модуля памяти памяти 3, адрес которой соответствует коду, установленному на регистре 5, который работает в режиме счетчика (на адресном входе мультиплексора 9, в данном случае, разрешающий сигнал с выхода элемента HE 13). В случае положительного результата проверки модуля памяти памяти 3 в устройство

2 выдается из процессора 1 единичный сигнал "Запись" и единичный сигнал на первый вход задания режима и производится занесение кода, установленного на регистре 5, в регистр блока

7, определенного кодом на регистре 6, в разряде регистра 1g индикации, соответствующем коду на регистре 6, устанавливается единичное значение.

Сигналами "Синхр. ФА" и "Синхр УА", поступающими с процессора 1, происходит изменение кодов на +1 в регистрах 6 и 5.

В случае отрицательного результата при проверке тестовым контролем модуля памяти,в памяти 3 сигналы "Запись" и "Синхр, УА" не вырабатываются, т.е.

3 1408 запись кода регистра 5 в соответствующий регистр блока 7 не производится, также не изменяется состояние в соответствующем разряде регистра 10, При переполнении регистра 5 в про5 цессор 1 выдается сигнал об окончании режима конфигурации памяти "Конец конфигурации" ° Таким образом, в режиме конфигурации в регистрах блока 7 последовательно записываются коды физических адресов исправных модулей памяти, а в блоке 11 индикации индикаторы, соответствующие исправным модулям памяти, устанавливаются в состояние "Выключено".

Режим обращения к памяти 3 по физическим адресам осуществляется путем установки кода 01 на регистре 4 с последующей установкой кода физи- 20 ческих адресов в регистре 5. В данном случае коды физических адресов модулей памяти, установленные на регистре 5, поступают в память 3 через второй информационный вход мультиплексо- 5 ра 9, так как адресный и младший разряд второго информационного входа возбуждаются единичным сигналом с выхода элемента НЕ 13. Данный режим используется в основном при поиске неисправности в модулях памяти.

Режим обращения к памяти по условным адресам производится путем установки сигналом "Упр." кода 10 на регистре 4 команд и сигналами "Синхр.

УА" осуществляется установка кодов условных адресов в регистре 6. В данном случае на выходах мультиплексора

8 появляются коды физических адресов, соответствующие кодам условных адресов, возбуждающих адресные входы данного мультиплексора. Коды физических адресов с выхода мультиплексора 8 передаются через мультиплексор 9 в память 3, причем если на инверсном

-мпадшем разряде выхода мультиплексора 9 появится единичный сигнал, то физический адрес на выходах данного мультиплексора будет недействительным.

Режим изменения конфигурации памяти является режимом присвоения физическому адресу данного модуля памяти соответствующего условного адреса.

Данный режим используется в некоторых случаях при выходе иэ строя модулей памяти во время выполнения процессором 1 вычисхщтельного процесса. В данном режиме сигналами "Упр.", 439

"Синхр. ФА" и "Синхр. УА" производится установка кодов на регистрах 4 — Ь.

Сигналом "Запись" осуществляется запись кода физического адреса в блок

7, причем если имеется единичный сиг. нал на первом входе задания режима, то физический адрес, записываемый в соответствующие регистры блока 7, яв" ляется действительным, в противном случае физический адрес недействительный и в соответствующем разряде регистра 10 индикации устанавливается нулевой код, т.е. соответствующий индикатор в блоке 11 индикации устанавлйвается в состояние "Включено".

Формула и з обретения

Устройство адресации для автоматической конфигурации памяти 3ВМ, содержащее регистры физических и условных адресов, блок регистров преобразования адресов, причем информационные и адресные входы блока регистров преобразования адресов соединены соответственно с выходами регистров: физических и условных адресов, о т— л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет схемной реализации автоматического отключения неисправных модулей памяти и установления непрерывной адресации для исправных модулей памяти, в него введены регистр команд, два мультиплексора, регистр индикации, элемент НЕ и элемент И, причем информационные входы регистров условных и физических адресов и команд соединены с входами saдания режима устройства, синхровходы регистров условных и физических адре- сов и команд соединены с соотьет-. ствующими входными шинами синхронизации, входы управления режимом регистров условных и физических адресов .соединены с прямым и инверсным входами элемента И и с первым и вторым выходами регистра команд соответственно, входы младших разрядов регистров бло ка регистров преобразования адресов соединены с первым входом задания режима устройства и с информационными входами регистра индикации, выходы которого являются выходами признака неисправности модулей памяти устройства, синхровход регистра индикации соединен с входом записи устройства и с синхровходом блока регистров преобразования адресов, адресные входы

1408439 которого соединены с адресными входами первого мультиплексора, адресные входы регистра индикации соединены с выходами регистра физических адресов и с старшими разрядами второго информационного входа второго мультиплексора, младший разряд второго информа: ционного входа и адресный вход кото рого соединены с выходом элемента НЕ,щ, вход которого соединен с вторым выходом регистра команд, первый информационный вход второго мультиплексора соединен с выходом первого мультиплексора, информационные входы которого соединены с выходами блока регистров преобразования адресов, входы установки нуля всех регистров соединены с входом сброса устройства, инверсный выход элемента И является выходом признака завершения тестирования памяти устройства, выходы второго мультиплексора являются выходами задания адреса устройства, выход переполнения регистра физических адресов является выходом признака конца конфигурации памяти устройства.!

408439

Составитель A.Èâàíîâ

Редактор В.Данко Техред А.Кравчук рорректор Э Лончакова

Заказ 3353/52 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4