Генератор случайных чисел

 

Изобретение относится к вычислительной технике и может быть использовано при статистическом моделировании . Цель изобретения - расширение функциональньк возможностей генератора за счет задания максимального значения плотности распределения вероятности. Генератор содержит одновибратор 1, элемент ИЛИ 2, датчик 3 равномерно распределенных случайных чисел, блок 4 элементов И, делителдэ 5, дешифратор 6, блок 7 памяти , схему 8 сравнения, элемент И 9, Элементы ЗАПРЕТ 10, 11, элемент ИЛИ 12, элемент И 13, делитель 14, блок 15 элементов И, элемент 16 задержки, блок 17 элементов И, регистр 18 памяти, элемент 19 задержки , датчик 20 равномерно распределенных случайных чисел, блок 21 Элементов И, элемент 22 задержки, блок 23 памяти, схему 24 сравнения, элемент И 25, блок 26 элементов И. 1 ил. i (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК дц G 06 F 7/58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV CBMPETEAbCTBV

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4168638/24-24 (22) 29.12.86 (46) 15.07.88. H . - 26 (72) В.Ю.Анисимов, 3.В.Борисов, И.Х.Галимзянов, А.Б.Назаров и В.В.Тищенко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

1179332, кл. G 06 F 7/58, 1984.

Авторское свидетельство СССР

У 1179331, кл. G 06 F 7/58, 1984. (54) ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано при статистическом моделировании. Цель изобретения — расширение функциональных возможностей генератора за счет задания максимальÄÄSUÄÄ 1410026 А1 ного значения плотности распределения вероятности. Генератор содержит одновибратор 1, элемент ИЛИ 2, датчик 3 равномерно распределенных случайных чисел, блок 4 элементов И, делитель 5, дешифратор 6, блок 7 памяти, схему 8 сравнения, элемент

И 9, элементы ЗАПРЕТ 10, 11, элемент ИЛИ 12, элемент И 13, делитель

14, блок 15 элементов И, элемент 16 задержки, блок 17 элементов И, регистр 18 памяти, элемент 19 задержки, датчик 20 равномерно распределенных случайных чисел, блок 21 элементов И, элемент 22 задержки, блок

23 памяти, схему 24 сравнения, элемент И 25, блок 26 элементов И.

1 ил.

1410026

Выходы блоков

8 (24

Вариант, N Изобретение относится к вычислительной технике и предназначено для получения случайных чисел из класса распределений с ограниченным максимальным значением плотности распределения вероятности.

Цель изобретения — расширение функциональных возможностей генера тора à счет задания максимального 10 значения плотности распределения ве,роятности.

На чертеже приведена блок-схема генератора.

Генератор случайных чисел содер- 15 ит одновибратор i, элемент 2 ИЛИ, атчик 3 равномерно распределенных случайных чисел, блок 4 элементов делитель 5, дешифратор 6, блок

7 памяти, схему 8 сравнения, элемент 20

9 И, элемент 10 ЗАПРЕТ, элемент 11

ЗАПРЕТ, элемент 12 ИЛИ, элемент

13 И, делитель 14, блок 15 элементов элемент 16 задержки, блок 17 элеентов И, регистр 18 памяти, элемент 25

9 задержки, датчик 20 равномерно аспределенных случайных чисел, блок

1 элементов И, элемент 22 задержки, лок ?3 памяти, схему 24 сравнения, лемент 25 И, группу 26 элементов И.

Генератор работает следующим обазом.

При включении устройства срабатыает одновибратор 1, импульсный сигал с выхода которого через первый 35 лемент 2 ИЛИ поступает на входы пер« ого 3 и второго 20 датчиков случаййых чисел, а также первого 16 и втоого 19 элементов задержки. По перед ему фронту импульса одновибратора 40

1«1роисходит сброс датчиков случайных чисел и переход их в новое состояние, 41 по заднему снимается сигнал с групп выходов датчиков. Сформированное датЧиком 3 число 1, равномерно распреде- 45

«««енное в интервале (О, 1), поступает через открытый к этому времени блок

4 элементов И на первую группу входов делителя 5,, на вторую группу

« ходов которого (одновременно с чис«том Y) через открытый блок 17 эле«иентов 4 поступает с группы выходов

1)егистра 18 памяти предварительно зайисанное в него число Ь у.

Сформированное датчиком 20 число

Х, равномерно распределенное в ин«ервале О, 1, поступает на первые входы первой 8 и второй схем 24 сравнения. В делителе. 5 формируется

Y число у = —. Результат деления (y)

4у в виде целого числа поступает на группу входов дешифратора 6, в результате чего подается сигнал считывания на соответствующие входы блоков памяти.

В регистры памяти первого блока

7 памяти (как в регистр 18) предварительно записываются значения верхней границы порождающей области хЬ, Ь L Ь

У у ° ° ° уХ«> ° ° ух+ у а В РЕ1 HCTPb« ВтО го рого блока 23 памяти соответствующие нижней границы в области х", х",..., Э и " Э

x . . ....,х., где j — число шагов диск«о о ретности.

Таким образом, с соответствующих регистров памяти блоков 7 и 23 значения записанных в них чисел (х; и н х1) поступают на вторые входы первой

8 и второй 24 схем сравнения соответственно.

При выполнении неравенства х ) Х

J на выходе первой схемы 8 сравнения формируется лог. "1", а при выполн кении неравенства х ° (Х формируется лог. "1" на выходе схемы 24 сравнения. При несоблюдении указанных строгих неравенств на выходах схем сравнения формируются лог. "О".

Сигналы с выходов схем 9 и 27 сравнения через открытые к этому времени элементы И 9 и 25 поступают на соответствующие входы элементов 3АПРЕТ 10, 11 и элемента И 13. Возможны следующие варианты (см.табл.) °

По варианту 1 формируется сигнал на выходе второго элемента И 13, по варианту 2 — на выходе элемента запрета 10, по варианту 3 — на выходе элемента 11 запрета.

В результате этого по вариантах

2 и 3 происходит повторный запуск устройств» подачей сигнала с выходов

00? б

3 141 элементов ЗА11РЕТ 10 и 11 через элемент И 12 на второй вход первого элемента ИЛИ 2.

В случае варианта 1 сигнал с гыхода элемента и 13 поступает на управляющие входы блоков элементов

И 21 и 26, а через элемент 22 задержки на третий вход первого элемента

ИЛИ 2. В результате числа Х и У поступают с групп выходов датчиков 3 и 20 на соответствующие информационные входы второго делителя 14. Число

Z формируемое на выходе делителя

14, поступает на вход блока 15 элементов И, на вход которой подан сигнал с выхода элемента И 13, следовательно с выхода устройства (группы выходов группы элементов И 1т} сгн1-мается случайное 11!с!та Z =:- :. с =.Вко-I ном распределения, определяемым заданно!1 к 01!фигур ацией IlopQ!Iсдаю111ей области.

Ф о р м у л а и з о б р е т е н и я

Генератор случайных чисел, содержащий одновибратор, первый элемент

ИЛИ, два датчика равномерно распредеслучайных HilcBJI ilE P «bN 3 IB— мент задержки, два блока элементов

И, регистр памяти, дешифратор, пер= вый блок памяти, две схемы сравнения, отличающийся тем, что, с целью расширения функциональных воз-можностей генератора за счет задания максимального значения диапазона изменения случайных чисел, он содержит два элемента задержки, три блока элементов И, два делителя, второй блок памяти, три элемента И, два элемента ЗАПРЕТ, второй элемент ИЛИ, выход которого соединен с первым входом первого элемента ИЛИ, выход 1;аторого соединен с входом первого элемента задержки, с входами т0прос т первого и второго датчиков равномерно распределенных случайных чисел и с входом второго элемента задержки, выход которого соединен с первыми входами первого и второго элементов

И, выходы которых соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен с управляющими входами третьего, четвертого и пятого блоков элементов И и с входам третьего элемента задержки. выход которого сОединен с BTopbIN входОм перВОГО элемента ИЛИ, третий вход которого подключен к Выходу адновибратора, вход которого является входом "Пуск" генератора, Выходом которого является

10 выход пятого блока элементов И, выход регистра памяти соединен с информационным входам гтервога блока элементов И, выход первого дат ика равномерно распределенных случайных чи15 сел соединен с информационньпя! входами второго и третьего блоков элементов И, выход первого элемента задержки соединен с управля!Вщимн вхо;1ат!!1 ilP0ÂÎÃÎ 1 10 Oi 0 Одст1"ОВ Э11Е 1Е11

20 тав 1i. гыходы которых соетнтненьт соотВЕTCтВЕ1-;110 С ВХОДа111; "ЦЕтп,"ТЕЛЬ" т

Де!н1:.Ое перhoга делителя, гыхад ка Оттсгo сое;!11н .:i с Входом де11птфратара, "bi ходы которого соединены со25 ответстг,енна с группой адресньг;- входов -ерваго б тока памяти, вьд-.од котоРОГО СОЕ;ПтНЕтт С ПЕРВЫМ ГХОД0>1 ПЕРВОЙ

С "". Ь! Ср 1В ВЕН т "т „ВЫХад К а тор ай! COЕдт НС. . С. Г1ОРЫМ ВХадаМ ГтЕрВОГС ЭЛЕЗб те!!та 11) Вьп Од кOTopol соединеii с

11нверС!ЬЫМ Вкатсти ПЕРВОГО ЭЛЕМЕНта

"3„ тПР1 Р" и с lip! :тьж зходом BTOpol элет.. -ента тЗАПР T, гыхады дешифратара. соединены саотве-.стВеннО с Груп35 пой адресных вхс тоь второго блока памя-.и. Выход которого соединен с первым входом второй схемы сравнения, Выход которой соединен с прямы!1 входам и рвого элемента "ЗАПРЕТ" и с инверсным входам второго элемента

"ЗАПттЕТтт, ВЬ1ХадЫ ПЕРВОГО И ВтсрОГО элементов "3,ПРЕТ" сосдинены соотВетственна с llервьlм и BTopbN Входами

Второго элемента !ПИ, выход второго датчика равномерно распределенных случайных чисел соединен с информационным гходом четвертого блока элементов И н с вторыми ьходами первой и второй схемы сравнения, выходы третьего и чеTi PpTol блоков элемен50 тов И саединсньт соответстгенно с

ВХОдаМИ "ДЕт1ИтЕЛ1.- и "ДЕЛИМОЕ Втарого делителя, выход которого соедиНЕН С 11НтЪОрМаПИОННЫМ ВХадоМ ПятОГО блока элементов И.