Устройство для ввода-вывода информации

 

Изобретение относится к вычислительной технике и может быть использовано в системах ввода-вывода информации из микроЭВМ, управляющих объектами в реальном времени, н ко Topbix требуется повьчпепная произподительиость операттий ввода-выводя ннформацн. Целью изобретения является pacuiHpenne ф.уьчгц канальных возможностей устройства за счет использования полного адрес юго пространства iipif сохране производительности вводавывода. Устройство содержит регистры 1; 4, продессор 3, дешифратор 8, триггеры 10, 12 элемент НЕ 15, Дешифратор 8 при условии появления прии сигнала режима вводавывода устанавливает цепи триггеров в единичное состояние. При поступлении любого другого признака команды цепи триггеров устанавливаются в ноль. Цри этом осуществляется либо ввод, либо вывод информации через регистры 1 и 4, 2 ил, ig

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 ()9) Ц1) <») q С 06 Р 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР по делАм изоБРетений и отнРь)тий (21) 4150082/24-24 (22) 24.11.86 (46) 15.07.88. Вюл, Nt- 26 (71) Отделение Всесоюзного научноисследовательского проектнс- ailcòpóêторского и технологического HFIcòèòóта источников тока Научно-проиэводtt tl ственного объединения Квант (72) О.И.Николайчук (53) 682.3(088.8) (56) Авторское свидетельстзо СССР

Р 1179354, кл. G 06 I 13/00, 1984, Авторское свидетельство СССР

11* 1179356, кл. G 06 Р 13/00, 1984, (54) УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может бытB использовано в системах ввода-BIIBaqa информации из микроЭВМ, управляющих

Объе11т;1м . Б i .Сал1.110м Бре 1ени у, котор1i!1 тpебус 1" ..::. 1!01- Lt i =цная Iiропз Оди тельно:.т), 011епац .111 ввода-выво,1а инфор11ац1 11„. Цел;;io !IBÎápeòeFI!Iÿ является ра 1 1и1 е:Itl12 ф) hi;ii!10FIBËÜilÛÕ БоэмОЖБОС тей "c 1 БойстБа 3=" счет использования

II0JIiIoI 0 11лрес110го пространства

С 0 .1 ч а 11 111111 1 I! O . 1 3 Б Од и Т еЛ Ь и 0 С ТИ Б Б 0 1 B

БЫРО;а. .1 стройство содержит рег11стр -1

1, 4, процессор 3, дешифратор 8, тр-.гггеры 10, 1", элемент НВ 15 „ДеElIiIi0BTop 8 I!ptI - c IÎBHII появления признака команды и сигнала режима вводагь1вода устанавливает цепи триггеров в единичное состояние. При поступлении любого другого признака команды цепи триггеров устанавливаются в ноль. При этом осуществляется либо ввод. либо вывод информации через регистры 1 и 4. 2 ил.

1мооа0

Изобретение относится к вычислительной технике и мажет быть,исполь--.

Завано в системах ввода-вывода информации из микроЗБК, управляющих объектами в реальном времени, в кото1 ых требуется повышенная производи= цельность операций ввода-вывода информации.

Цель изобретения — расширение нкциональных возможностей устройва за счет использования полного реснога пространства при сохранении оизводительности ввода-вывода.

На фиг.1 представлена функционал:ь- 15 ая схема устройства для ввода-вывода нформации; на фиг.2 = временная диарамма, поясняющая работу устройства.

Устройство содержит регистр 1 дандвунаправленную шину " данных 20 оцессора, собственно процессор 3, егистр 4 адреса, шину 5 адреса, вход задания режима ввода или вывода роцессора„ выход признака команды 7 оцессора (сигнала, показывающего, 25 то процессор принимает по шине данm код команды), дешифратор 8, выод 9 детифратора, триггер 10, выход

1 триггера 10, триггер 12",,прямой

ыход 13 триггера 12, инверсный выод 14 триггера 12, элемент HE 15, ыход 16 элемента НЕ, выходы 17 поля реса устройства, группу входов".выодов 18 поля команд устройства.

Дешифратор выделяет две кодовые омбинации из 256 возможных на шине причем кодовые комбинации стробиуются признаком кода команды — сигалами б и 7, в течение сигнала 6

Данные на шине стабильны и процессор тринимает информацию. Б качестве ка1 анд ввода-вывода приняты: команда Л

Пересылки информации из ячейки, адресуемой внутренней регистровой парой процессора в аккумулятор, и команда

В пересылки информации из аккумулятора в ячейку,. адресуемую по адресу, содержащемуся во внутренней регистро- вой паре процессора. При выполнении этих команд процессор выставляет на шине 5 адреса содержимое регистровой

50 пары, а на шине данных в команде Б выставляется содержимое аккумулятора,. т,е. реализуется цикл вывода, а во время выполнения команды А на шину

55 данных выдается содержимое регистра 1.

Устройство работает следующим об-1разом.

Б случае, если в потоке команд на шине данных встречается одна из команд перехода (см, фиг.2 — для случая команды А, команда В выполняется аналогично), дешифратор 8 дешифрирует ее при. условии появления признака команды 7 машинного цикла и стробирующега сигнала 6, который поступает на инверсный вход установки в единичное состояние триггера 10, вследствие чего триггер устанавливается в единичное состояние и снимает блокирую= щий -игнал "0" с инверсного входа триггера 12 и одновременно устанавлп= вает потенциал "1" на информационном входе триггера 12, таким образом, триггер 12 оказывается подготовленным для переключения по заднему фронту сигнала 7, который через элемент

НЕ 15 поступает на синхровход 16 триггера 12 и устанавливает его в единичное состояние, sbделяя таким образом цикл С процессорных команд Б или А, при этом па переднему фронту следующего сигнала первого машинна-. го цикла 7 в случае, если вновь не поступает одна из команд ввода-выво"да, и инверсный импульс на выходе 9 дешифратора 8 не вырабатываетсR. триггер 10 устанавливается в нулевое состояние,и "0" с его выхода 11 ус-: танавливает в нулевое состояние триг= гер 12, т.е, система устанавливается в исходное состояние, Б момент, каг= да триггер 12 находится в единичном состоянии, положительный импульс, длительность которсга равняется длительности цикла С процессорных команд

BsopG вывода (Б H А), который поступает на синхровход 13 регистра 4 и линию сигнала "Блокировка ЗУ", процессор по переднему фронту осуществляет запись информации с шины 5 ад" реса в регистр А, а на время действия этого импульса сигнал "Блокировка ЗУ" запрещает считывание иэ оперативного запоминающего устройства процессора 3, предупреждая, таким об-" разом, конфликт на шине 2 данных процессора 3, одновременно инверсный импульс с выхода 14 триггера 12, поступая на входы разрешения обоих регистров 1 и 4, разрешает прохождение информации через них на выход 17 и вход-выход 18, при этом если по линии 6 поступает инверсный импульс, то регистр 1 переключается на чтение, и информация с входа-выхода 18 посту3 1» (< 1Q()( пает через шину 2 данных в ак .- у:!уля-тор процессора, а если инверснь(й импульс не поступает (в KofiaifJО A<,B)), то информация с шины 2 да(гнь<х,. на

5 которун< в эfo время процессор 3 )з»л,"а— ет содержимое аккумулятора процессора, поступает на вход-вых: д 1<) +ctройства. Таким образом, осу111ествляется либо ввод, либо вывод и ф;3рмгтци

ПО ШИНЕ ВВОДЯ ВЫБОДа 18»(CT<»to<-<СТ<3G< И вывод по шине 17,.

При этом адресное пространст во процессора не занимается G 1<==1(OTopoB I ограничение на и пользование команд

В И (1 ЛЕ1 Ko 3< C 13 аНЯ Е l СЯ 3аМЕ!101<.:GJK ,DOEI tiG EtiQ"„,.7B$f»»<1;(<3<3ОТК1<1< I! !(»3311!I!1((tff!!, ."<О g(T бЫТI) i!0

Т>ойстн(1 Зал<.<С<<1) а Ь В НЕГО .<. В . := < : "

ЩЕС 1 БУ«(!<1<1 : КО 1111<1<1.

Фо р! y л а и з —: б13 L т е i! и я (<5 тт < 1 ро»1(".В<3 3(тя i! (3 Она вт,<т (" °

МаЦИИ, СО»т(ЕРжаП1(1<.—. РЕГИ(.тР,::а:.Ны;;. первый тр(»ГГетз, зл<".тент 1!1», д —:13.: ь.:=

ТОр т ИЗ т1Ч<31(ВХ<зд З. i МЕБТ а 11г . я 1- . »<

ЕТСЯ БХО.".<ОМ УСТРОЙСТВ а ЦЛЯ 10ЦЕ, (О<-; .

НИЯ К ВЬ1ХОДУ ПРИЗНаКа КОМан;т . П;>0=

ЦЕССОРЛ 0 Т Л И т.; а 1<3 1<1 Е Е С

ОиаЛЬНЬГХ ВОЗМОж1(ОСТЕ(« GQ СЧЕТ И<;!т.;,-.-. зОВания пОлн01 О 1дзесногo про".1 а < "*

Стна ПРИ СОКР а

ВЫВОДВ Ус ТРО»т(тв« ("(<ДP!3)(H!» ВT(<»).)тзт триггер ppi"и.:-"О а<1цреса, причем 1»р, пда И11<1

: Одоп поля адреса процессора выходы

РЕГИСТРа а(ЦЗЕСа Ятн<1Я<ОТСЯ ВЫХОДаМИ ПОля GÄIpеса устройства, группа ин<1<орМа11110<<НЬ<Х ВХОДОВ <ЦЕ<<3И43РатоРа ЯВЛЯЕТся группой входов у=тройства для подКЛ10Ч Е

СОЕЦПНгН С ВХОД )31 ГЕРВОГО тРИГГЕРа И является входом устройства для подKJi1oче1и1я к выходу П13из нака команды процессора, выход элемента HE соединен с вхопом второго триггера, 1<-Вход котop<3ro соединен с ьыходом первого триггep;i ti c инверсным входом сброса

»; f. 1; О < С ТР11ГГ()т)» <ттт)1Р ОИ 1)ЫХ01! i;OTO—

Пот o CPE -;тп<,(Стт<ГПЗОВХОG

13 а ., (», () 1» f (. <т Я C !" Я Вы ОДОМ,((ТРОЙ (тн i - - t) -11;;!.,;.,:т()1т ттт К IJKO;t»(1 (топ-1 .13овк1 . .: ";Jicc<30<<а инв)еРСИ1п1 Б11ХОЦ

«то(Ог(: t <1» rl," -1: а с О ад!(нен с EIHEJcpcf

C G И 1< Г)<с 1. . < ) 121:!.ЫХ,

D0!i!l»<ПР(<т<)т3а Р.;..;<тн(=H (IIHRCBC

ЧХ Р, т -.;тт-,(»3, )т-.!!»); . <)Д CОРР(а КО i OPO:» (. (.. (к(.

11 .тi твенно т=,-",13<.1<сттый ()цинит)ный вхоп

В-;.Of -3-<-(;:т <-,1т<-ГЕ<3а !

Г)а ЯВляется Входом устройства для

ПОДКЛ<3-<ЕНИЯ К ВХОЦУ ЗВДВНИЯ РЕжииа в<30да или вывода процессора H соеди" вен с Бхо, - ом упраВления направлением и p:<дачи регистга данных, ВтООая

:(Ч) t Пна ВХОДОВ" 13ЫХОДОВ KOTÎPÎI 0 ЯВЛЯ

=. 1(Я 1 P"Ë1ÏOÉ BKot

Редактор А.Долинич

Заказ 3481/45

Тира>к !0 Под.шспое 1111111-)1 :! о у арс-", -,;;. ко.".,-,e j-;, r„r.j-P по дел ам изо б )з:.зт(! .и)! и о TKpj:lти!!

l 13935, 1/rc с ва, %35, .!д )! скан -;a6., )-;,. 4/5

Производственно-полиграфическое .,):.! ед!и) !.::,гт и» . г . Ужгород „ул. Проектная, 4