Устройство для определения логарифма отношения двух сигналов

 

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повышение надежное-, ти работы. Устройство для определения логарифма отношения двух сигналов содержит первый, второй, третий, четвертый , пятый, шестой и седьмой ключи 1 , 2, 5 4, 5, 6 и 7, первый и второй интеграторы 8 и 9, первый и второй суммирующие интеграторы 10 и 11, первьвй, второй и третий компараторы 12, 13 и 14, дифференцирующий .элемент 15, первУый, второй и третий элементы И-НЕ 16, 17 и 18, первый, второй и третий триггеры 19, 20 и 21, формирователь импудьсов 22, первый и второй входы 23 и 24, вход первого опорного напряжения 25j вход второго опорного напряжения 26, вход запуска 27, выход 28, шину нулевого потенциала 29. Работа устройства основана на сравнении напряжения экспоненциальной формы с выхода первого интегратора 8 с напряжением линейной формы с выхода второго интегратора 9 и формировании результирующего импульса, пропорционального логарифму отношения двух входных сигналов. 2 ил. f. (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК..SU„„

А1 g 4 G 06 С 7/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСИОМУ СВИДЕТЕЛЬСТВУ (21) 4169608/24-24 (22) 29. 12. 86 (46) 15.07.88, Вюл. У 26 (l1) Львовский политехнический институт им. Ленинского комсомола и Львовский лесотехнический институт (72) В.Л.Котляров, Л.В.Ольшевская и В.Г.Врандорф (53) 681.335 (088.8) (56) Патент США У 3664744, кл. 35688, опублик. 1972.

Авторское свидетельство СССР и 1103250, кл. G 06 С 7/24, 1983, (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЛОГАРИФМА ОТНОШЕНИЯ ДВУХ СИГНАЛОВ (57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повышение надежности работы. Устройство для определения логарифма отношения двух сигналов содержит первый, второй, третий, четвертый, пятый, шестой и седьмой ключи 1, 2, ), 4, 5, 6 и 7, первый и второй интеграторы 8 и 9, первый и второй суммирующие интеграторы 10 и

11, первый, второй и третий компараторы 12, 13 и 14, дифференцирующий .элемент 15, первый, второй и третий элементы И-HE 16, 17 и 18, первый, второй и третий триггеры 19, 20 и 21, формирователь импульсов 22, первый и второй входы 23 и 24, вход первого опорного напряжения 25 вход второго опорного напряжения 26, вход запуска

27, выход 28, шину нулевого потенциа— ла 29, Работа устройства основана на сравнении напряжения экспоненциальной формы с выхода первого интегратора 8 с напряжением линейной формы с выхода второго интегратора 9 и фор— мировании результирующего импульса, пропорционального логарифму отношения двух входных сигналов. 2 ил.

1410064

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Целью изобретения является повышение надежности.

На фиг.1 изображена функциональная схема устройства для определения логарифма отношения двух сигналов; на фиг.2 — временные диаграммы сигналов.

На фиг.1 обозначены первый — седьмой ключи 1 — 7, первый и второй интеграторы 8 и 9, первый и второй сум- 15 мирующие интеграторы 10 и 11, пер вый — третий компараторы 12 — 14, дифференцирующий элемент 15, первый— третий элементы И-НЕ 16 — 18, первый— третий триггеры 19 — 21, формирова- 20 тель импульсов 22, первый и второй входы 23 и 24 устройства, вход первого опорного напряжения 25, вход второго опорного напряжения 26, вход запуска 27, выход 28, шина нулевого потенциала 29.

На фиг.2 обозначены: а) напряжение на выходе первого суммирующего интегратора 10; б) напряжение на выходе второго суммирующего интегратора 11; в) напряжение на выходе первого интегратора 8; r) напряжение на выходе второго интегратора 9; д) напряжение на выходе формирователя импульсов 22; е) напряжение HB. выходе второго триг- 35 гера 26; ж) напряжение на выходе первого триггера 19; з) напряжение на выходе третьего триггера 21.

Устройство для определения лога30 ет следующим образом;

Формирователь импульсов 22 вырабатывает импульс (фиг.уф, замыкающий первый и второй ключи 1 и 2 и обнуляющий первый интегратор 8. При этом 45 напряжения на выходах первого и второго суммирующих интеграторов 10 и

11 изменяются по линейному закону (фиг.2а.,сГЭ ° В момент й„ окончания импульса первый и второй ключи 1 и 2 50 размыкаются, а третий и четвертый ключи 3 и 4 замыкаются. При этом по входам первого и второго суммирующих интеграторов 10 и 11 подключается первое опорное напряжение с входа 25, 55 в результате чего напряжение на выходак первого и второго суммирующих интеграторов 10 и 11 линейно изменяется (фиг,2<,/). рифма отношения двух сигналов работа- 40

Кроме того, в то же время замыкается пятый ключ 5, на вход первого интегратора 8 подается второе опорное напряжение с входа 26 и .на выходе первого интегратора 8 напряжение линейно нарастает (фиг.28).

Шестой ключ б замкнут, на входы третьего компаратора 14 подаются выходные напряжения первого и второго интеграторов 8 и 9. Благодаря подключению выходного напряжения третьего компаратора 14 к входу второго интегратора 9 выходное напряжение второго интегратора 9 отслеживает.выходное напряжение первого интегратора

8 (фиг.2 ). В момент г окончания разряда второго суммирующего интегратора 11 четвертый и шестой ключи 4 и 6 размыкаются. Рост напряжения на выходе второго суммирующего интегратора 11 прекращается, напряжение же на выходе первого интегратора 8 продолжает расти (фиг.2б,2.). В момент tp окончания разряда первого суммирующего интегратора 10 третий и пятый ключи 3 и 5 размыкаются, седьмой ключ 7 замыкается. При этам напряжение на выходе первого интегратора 8 уменьшается по экспоненциальному закону.

Третий триггер 21 устанавливается в состояние " 1". В момент t4 равенства выходных напряжений первого и второго интеграторов 8 и 9 срабатывает третий компаратор 14. В результате третий триггер 2 1 устанавливается в состояние "0".

В момент подачи следующего импульса с выхода формирователя импульса

22 шестой ключ 6 замыкается и первый и второй интеграторы 8 и 9 приводятся в исходное нулевое состояние (фиг.28, Z).

Длительность импульса на выходе

28 пропорциональна логарифму отношения сигналов с первого и второго входов 23 и 24.

Формула изобретения

Устройство для определения логарифма отношения двух сигналов, содержащее первый, второй, третий и четвертый ключи, первый, второй и третий

1 к6мпараторы, первый и второй суммирующие интеграторы, выходы которых подключены к первым входам соответствен141 00б4 но первого и второго компараторов, формирователь импульсов, информацион.ные входы первого и второго ключей являются соответственно первым и втоФ рым информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы, в него введены пятый, шестой и седьмой ключи, первый и второй интеграторы, дифференцирующий элемент, первый, второй и третий элементы

И-НЕ, первый, второй и третий тригге.ры, причем выход первого ключа соединен с первым информационным входом первого суммирующего интегратора, выход второго ключа соединен с первым .информационным входом второго суммирующего интегратора, информационные входы третьего и четвертого ключей соединены с входом первого опорного напряжения устройства, выходы третьего и четвертого ключей подключены к вторым информационным входам соответственно первого и второго суммирующих интеграторов, вторые входы первого и второго компараторов подключены к шине нулевого потенциала, выход первого компаратора соединен с третьим информационным входом первого суммирующего интегратора и с входом сброса первого триггера, выход второго ком" паратора подключен к третьему информационному входу второго суммирующего интегратора и к входу сброса второго триггера, информационный вход пятого ключа является входом второго опорного напряжения устройства, выходы первого и второго интеграторов соединены соответственно с первым и вторым входами третьего компаратора, выход которого подключен к информационному входу шестого ключа и к первому входу третьего триггера, к второму входу которого подключен выход дифференцирующего элемента, прямой выход третьего триггера является выходом устрой1О ства, выходы пятого и шестого ключей соединены с информационными входами соответственно первого и второго интеграторов, между информационным входом и выходом первого интегратора включен седьмой ключ, прямой выход первого триггера подключен к управляющему входу седьмого ключа, к входу дифференцирующего элемента и к первым входам первого и второго элементов И-НЕ, прямой выход второго триггера соединен с первым входом третьего элемента И-НЕ, выход формирователя импульсов подключен к входам установки первого и второго триггеров, к

25 вторым входам первого, второго и третьего элементов И-HE к управляющим входам первого и второго ключей и к входу обнуления первого интегратора, выход первого элемента И-HE соединен с управляющим входом третьего ключа, выход третьего элемента И-НЕ соединен с управляющим входом четвер того ключа, выход второго элемента

И-НГ подключен к управляющему входу

35 пятого ключа, инверсный выход второ ro триггера соединен с управляющим входом шестого ключа, вход формирователя импульсов является входом запуска устройства.

1410064 r 4 44

Риз 8

Со ст авит ель О, Отрадн ов

Редактор О. Спесивых Техред А. Кравчук

Корректор М,Шароши

Заказ 3483/47 Тираж 704 Подпнс ное

ВНИИПЙ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская нао., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектна оектная 4