Устройство идентификации адреса периферийного модуля

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах сопряжения ЭВМ с периферийными модулями. Целью изобретения является расширение функциональных возможностей за счет более полного использования адресного пространства и повьшенне быстродействия . за счет совмещения во времени процессов инициализации и проверки периферийных модулей. Поставленная цель достигается путем введения в устройство , содержащее регистр 2 адреса, триггер 3, схему 5 сравнения и элемент И-НЕ 7, элемента ИЛИ 1, триггера 4 и элемента 2И-ИЛИ 6. Сигнал,на выходе элемента 2И-ИЛИ 6 имеет смысл готовности устройства, идентификации адреса в режиме записи (сигнал на входе 17) и готовности периферийного - модуля в режиме чтения (сигнал на входе 16). 1 ил. i (Л

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 1511 4 G 06 F 9/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABT0PCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4187143/24-24 (22) 27.01.87. (46) 15.08.88. Бюл, 9 30 (75) М.С.Нисневич, (53) 681.325(088.8) (56) Авторское свидетельство СССР

11 - 970369, кл. С 06 F 9/36, 1983, Авторское свидетельство СССР

Р 1149256, кл. С 06 F 9/36, 1985. (54) УСТРОЙСТВО ИДЕНТИФИКАЦИИ АДРЕСА

ПЕРИФЕРИЙНОГО МОДУЛЯ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах сопряжения ЭВМ с периферийными модулями. Целью изоб« ретения является расширение функциональных возможностей за счет более полного использования адресного пространства и повышение быстродействия за счет совмещения во времени процессов инициализации и проверки перифе" рийных модулей. Поставленная цель достигается путем введения в устройство, содержащее регистр 2 адреса, триггер 3, схему 5 сравнения и элемент И-НЕ 7, элемента ИЛИ 1, триггера 4 и элемента 2И-И11И 6. Сигнал,на выходе элемента 2И-ИЛИ 6 имеет смысл готовности устройства идентификации адреса в режиме записи (сигнал на входе 17) и готовности периферийного .модуля в режиме чтения (сигнал на входе 16) . 1 ил.

1417002

Изобретение Относится к Вычисли тельной технике и мажет быть использовано в устройствах сопряжения ЭВ11 с периферийными модулями.

Целью изобретения является расширение функциональных возможностей за счет более полного использования адресного пространства и повышение быстродействия за счет совмещения ва вре- 10 мени процессов инициализации и проверки периферийных модулей.

На чертеже изображена схема устройства.

Устройство содержит элемент ИЛИ 1, 1 регистр 2 адреса, первый 3 и второй 4 триггеры, схему 5 сравнения, элемент

2И-ИЛИ 6, элемент И-НЕ 7, подключается к магистралям управления 8, адреса 9 и данных 10 3ВМ и имеет вход 11 и вы- 20 хад 12 инициализации, шины 13 связи с периферийным модулем, выход 14 выборки, вход 15 подтверждения выборки, входы чтения 16 и записи 17, вход 18 сброса и выход 19 готовности. 25

Устройство работает следующим образом.

После выключения питания на вход 18 сброса устройства подается сигнал на- 30 чальной установки. На вход 11 инициализации устройства подается единичный уровень, если устройство не является первым в цепочке последовательна соединенных подобных устройств, 35. и нулевой уровень, если устройство первое. После начальной установки на выходах 12 и 14 устройства поддерживается единичный уровень, Инициализа-. ция начинается с подачи нулевого уров-4 ня на вход 11 устройства. После этого на информационный вход регистра 2 адреса поступает адрес, присваиваемый периферийному. модулю, а на вход 17 устройства — сигнал записи, записывающий значение адреса в регистр 2 и устанавливающий триггер 3, сигнал с выхода которого блокирует элемент

ИЛИ 1. Для проверки "отклика" устройства на вход 9 адреса подается при50 своенное значение адреса, на выходе схемы 5 сравнения появляется единичный сигнал открывающий:. верхнюю по3 лавину элемента 2И-ИЛИ 6, с выхода которого поступает единичный сигнал на выход 19 готовности устройства.

Далее проверяется отклик" периферийного модуля, для чего на вход 16 падается сигнал чтения, записывающий в триггер 4 "1" с выхода триггера 3.

Сигналы с выходов триггера 4 открывают элемента И-HF. 7, нижнюю половину элемента 2И-ИЛИ 6 и закрывают верхнюю половину элемента 2И-KIH 6, одновременно выдавая нулевой сигнал на выход 12 для инициализации следующего в цепочке устройства, На выходе 14 выборки периферийного модуля появляется сигнал, получив который, исправный модуль подтверждает выборку по входу 15 устройства. Сигнал с входа 15 через открытую нижнюю половину элемента 2И-ИЛИ 6 поступает на выход 19 готовности устройства, В отличие от прототипа для работы предлагаемого устройства не требуется резервировать один из разрядов входа 9 адреса в качестве служебного.

Формула изобретения

Устройство идентификации адреса периферийного модуля, содержащее регистр адреса, триггер, схему сравнения и элемент И-НЕ, причем информационный вход регистра адреса является информационным входом устройства, выход регистра адреса соединен с первым входом схемы сравнения, второй вход которой является адресным входом устройства, выход схемы сравнения соединен с первым входом элемента

-HE входы сброса регистра адреса и первого триггера соединены с входом сброса устройства, о т л и ч а ющ е е с я тем, что, с целью расширения класса решаемых задач за счет более полного использования адресного пространства и повышения быстродействия за счет совмещения процессов инициализации и проверки периферийных устройств во времени, в него введены элемент ИЛИ, триггер и элемент 2И-ИПИ, причем первый вход элемента ИЛИ является входом записи устройства, второй вход элемента И1Л является входом инициализации устройства, третий вход элемента ИЛИ соединен с выходом первого триггера, с информационным вхо;.. дом второго триггера, с первым входом элемента 2И-ИЛИ и с вторым входом элемента И-НЕ, третий вход которого соединен с прямым выходом второго триггера, инверсный выход которого соединен с выходом инициализации устройства и с вторым входам элемента 2И-ИЛИ, третий вход которого сое141

Составитель А.Ушаков

Техред Л.Сердюкова

Корректор Г.Решетник

Редактор Е.Копча

Заказ 4066/47

Тираж 704 Подписно е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 динен с выходом схемы сравнения, четвертый вход элемента 2И-ИЛИ соединен с прямым выходом второго триггера, пятый вход элемента 2И-ИЛИ является входом подтверждения выборки устройства, выход элемента И-HE является выходом выборки устройства, выход элемента 2И-ИЛИ является выходом готов7002

4 ности устройства, вход сброса второго триггера подключен к входу сброса устройства, вход синхронизации второ5 го триггера является входом чтения устройства, выход элемента ИЛИ соединен. с входом синхронизации регистра адреса и с входом установки первого триггера.