Адаптивный корректор

 

COlO3 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК цц 4 Н 04 В 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ яоУУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4258196/24-09 (22) 08.06.87 (46) 15.08.88. Бюл. Р 30 (72) А.М.Боград, Б.С.Данилов,,Л.Г.Израильсон и О.И Сидорова (53) 621.395.662 (088.8) (56) Ahuja В,K, etal ° А Sampled

analog M0SLSI agaptive, Filtes IREE

Iransactions on communications

Vol Com 27 Р 2, 1979, р, 406 412, Я8. 3 (54) АДАПТИВНЫЙ К0РРЕКТОР (57) Изобретение относится к электро» связи. Цель изобретения повышение точности коррекции. Корректор содер» жит АЦП 1 и 6, ключ 3, блок памяти (БП) 4 выборок, перемножающий ЦАП 5, „„SU„„1417197 А 1 сумматор 7,. решающий блок 8, БП 10 коэффициентов, ЦАП 11, формирователь

12 веса коэффициента, коммутатор 13 и блок 14 управления. Корректор имеет два цикла работы. В первом цикле выполняется операция формирования откорректированного сигнала, а во втором цикле - операция измерения (подстройки) коэффициентов передачи регуляторов отводов корректора..В устройстве осуществляется адаптивная коррекция принимаемого сигнала с ис пользованием среднеквадратичного алгоритма настройки. Цель достигается за счет учета величины регулируемого коэффициента передачи. 1 s.ï. ф-лы, 5 иле

1417 Е 97

Изобретение относится к электросвязи и другим областям, связанным с приемом модулированных сигналов дан-" ных и предназначено для коррекции межсимвольной интерференции (МСИ). принимаемого сигнала, обусловленной неидеальностью частотных характеристик каналов связи.

Целью изобретения является повы- 10 шение точности коррекции.

На фиг.1 изображена структурная .электрическая схема адаптивного кор:ректора; на фиг.2 - структурная схема сумматора; на фиг.3 - структурная 15 ,схема блока управления; на фиг.4 диаграммы, поясняющие работу блока

;управления; на фиг.5 - структурная

:схема решающего блока, Адаптивный корректор содержит последовательно соединенные первый . аналого-цифровой преобразователь

: :(АЦП) 1, вход которого является входом 2 устройства, ключ 3, блок 4 памяти выборок, перемножающий цифро 25 аналоговый преобразователь (ЦАП) 5 второй АЦП 6, сумматор 7, решающий блок 8, первый выход которого является выходом 9 устройства, блок 10 памяти коэффициентов, ЦАП 11, форми- 30 рователь 12 веса коэффициента, коммутатор 13, блок 14 управления.

Сумматор 7 (фиг.2) содержит блок

15 суммирования, первый 16 и второй

17 регистры памяти, коммутатор 18.

Блок 14 управления (фиг.3) содержит первый 19, второй 20 и третий

21 триггеры, первый 22, второй 23 и третий 24 элементы И, делитель 25, блок 26 элементов И и генератор 27. 10

Решающий блок 8 (фиг.5) содержит элемент ИЛИ 28 и блок 29 вычитания, Адаптивный корректор работает следующим образом

В течение времени, равного периоду следования сигналов на входе 2, в адаптивном корректоре выполняются две операции: формирование откорректированного сигнала (первый цикл работы) и изменение (нодстройкa) коэф50 фициентов передачи регуляторов отводов предлагаемого корректора (второй цикл работы).

В первом цикле работы аналоговый сигнал с выхода 2 устройства поступает на первый АЦП 1. Сигнал выборки в виде и-разрядного кодового слова записывается через открытый ключ 3 в блок 4 памяти выборок. После записи выборки в блок 4 памяти выборок ключ 3 по сигналу, поступающему от блока 14 управления, отключает выход первого АЦП 1 от входа блока 4 памяти выборок и подключает выход блока

4 памяти выборок на его вход, По сигналам, поступающим от блока 14 управления, с выходов блоков 4 и 1О памяти выборок и коэффициентов выписываются выборки и коэффициенты со« ответствующих отводов предлагаемого корректора для их взаимного перемножения, которое осуществляется следующим образом

В блоках 4 и 12 выборки и коэффициенты записаны в виде многоразрядных кодовых чисел в цифровой форме. Однако при перемножении таких чисел трудно учесть вес каждого отвода, т.е.

его место по отношению к центральному отводу, что уменьшает точность настройки. Кроме того, перемножение выборок и коэффициентов, представлен« ных в цифровой форме, при использова нии умножителя существенно увеличива- ет мощность потребления, особенно в устройствах, осуществляюших адаптивную коррекцию сигналов при высокоскоростной передаче информации.

Поэтому в предлагаемом устройстве осуществляется аналоговое перемножение выборок и коэффициентов. Для этого сигналы с выхода блока 4 памяти выборок поступают на первый вход которого поступают сигналы с выхода блока 10 памяти коэффициентов, преобразованные в аналоговую форму посредством ЦАП 11. Таким образом, перемножение соответствующих выборок и коэффициентов осуществляется в перемножающем ЦАП 5. Изменение веса требуемых коэффициентов осуществляется посредством формирователя 12 веса коэффициента, представляющего собой регулируемый усилитель, коэффициент передачи которого изменяется в зависимости от кодовой комбинации, подаваемой на его управляющий вход, По сигналу управления, поступающему от блока 14 управления в первом цикле работы на выход коммутатора 13 (на вход формирователя 12), поступают кодовые сигналы, соответствующие выбранным областям номеров коэффициентов передачи регуляторов корректора.

При этом изменяется sec коэффициента, т.е. уменьшается динамический диапазон изменения (по мере удаления от

ЭЫР(1С) (5) = oL Р.,N, (б) Сравнивая (3) и (6), видим, что, 45 в первом случае (в предлагаемом уст» ройстве) точность настройки коэффициентов увеличивается в N раз.

В процессе формирования откоррек тированного сигнала (в первом цик-,,р ле работы) на первый вход блока 16 суммирования поступает сигнал с выхода второго АЦП 6, а на второй вход блока 15 суммирования поступает сигнал с выхода первого регистра

16 памяти через коммутатор 18, Таким образом, реализуется суммирова ние с накоплением. После окончания последовательного суммирования произведений соответствующих выборок и

3 141 центрального),. что эквивалентно повышению точности регулировки коэффициентов.

Аналоговый сигнал с выхода перемно жающего ЦАП 5 преобразуется в цифро вую форму so втором АЦП 6 и далее поступает на сумматор 7, s котором осуществляется суммирование с накопле кием произведений выборок на коэффици енты передачи регуляторов корректора, . т.е. формирование откорректированного сигнала. Откорректированный сигнал с выхода сумматора 7 поступает на решающий блок 8, s котором вырабаты ваются эталонные сигналы, поступающие на выход 9 устройства, а также сигналы" ошибки.

Предлагаемое устройство осущест вляет адаптивную коррекцию принимае мого сигнала с использованием средне квадратичного алгоритма настройки.

Однако возможно применение и других алгоритмов настройки.

Во втором цикле работы по сигналу> формируемому в блоке 14 управления, коммутатор 13 подключает на вход формирователя 12 веса коэффициента сигнал ошибки, формируемый в решающем блоке 8. В соответствии со среднеквадратичным алгоритмом наст .. ройки изменение коэффициентов пере дачи (с точностью до постоянной) равно произведению соответствующей выборки на ошибку. Однако при этом не увеличивается величина.подстранваемого коэффициента передачи, что снижает точность настройки. В предлага« емом адаптивном корректоре во втором цикле работы (во время настройки ко эффициентов) в формирователе 12 пере» иножаются сигналы, соответствующие ошибке и подстраиваемому коэффициен» ту, т.е. при формировании сигналов подстройки коэффициентов учитывает ся величина подстраиваемого коэффн" циента. Перемножение сигнала выбор» ки и сигнала с выхода формирователя

12 scca коэффициента осуществляется в перемножанщем ЦАП 5, Изменение ве личины коэффициента передачи лодстра.. иваемого отвода осуществляется пос» редством сумматора 7 ° на второй вход которого поступает сигнал с выхода блока 10 памяти коэффициентов, Повышение точности коррекции за счет учета величины регулируемого коэффициента передачи можно подтвердить следующим образом.

7197

Алгоритм подстройки коэффициента передачи С„ в m-й, тактовый момент

I ( описывается выражением

CK(m+1)=C„(m)(l KCk(m)1,. Y,,j, (() где 1, — величина ошибки на i-м так» ) те;

У; - входной сигнал," о(постоянная адаптация.

Можно показать, что дисперсия О,( отклонения С„ от желаемого значения при алгоритме (I) определяется сле1< дующим образом

В C „ê Р (1-CÄ), (2) где Р - мощность полезного сигнала,, При этом минимум у дисперсии 0„ обеспечивается при условии я

2 2 2 2 2

g - KO, -а Р, -ы Р, С„к=о к=о

2 2 М 2

= а Р,(1 - -С,), (3) ((е где 0 - число отводов корректора.

Традиционный среднеквадратичный алгоритм настройки описывается выра

30 жением

CÄ(m+1) - С„(ш)- . 1.; Y;; Дисперсия .в этом случае может

35 быть опреде ена как а минимум дисперсии определяется из

4р условия

5 14171 коэффициентов результат переписывается во второй регистр 17 памяти.

В процессе изменения коэффициентов передачи отводов корректора (во вто5 ром цикле работы) посредством коммутатора 18 по сигналу, поступающему от блока 14 управления, на второй вход блока 15 суммирования поступают сигналы, соответствующие регулируе tp мому коэффициенту передачи, а на первый вход блока 15 суммированиясигиалы, соответствующие произведению выборки и ошибки (изменение ко эффициента) с учетом величины под- 16 страиваемого коэффициента (см.фиг.2).

При этом на выходе первого регистра"

16 памяти Формируется сигнал, соот ветствующий величине изменения коэффициента передачи подстраиваемого 20 отвода без накопления результата.

С первого выхода первого АЦП 2 (Фиг.4а) поступает сигнал на входы триггеров 19 - 20 (Фнг.4а) и уста навливает их в начальное состояние. 25

С выхода триггера 19 сигнал поступает на управляющий вход ключа 3 (фиг.4и). Посредством триггера 20, элемента И 22 и делителя 25 Формиру ется тактовый сигнал управления рабо 30 той блоков 4 и 10, а посредством . ,триггера 20 и элемента И 23 сигнал управления первого регистра памяти

16 сумматора 7 (Фиг.4е).

Посрецством триггера 21, элемента И 24 и. делителя 25 формируется сигнал управления работой второго

АЦП 6 (Фиг.4ж), который включен пос ле перемножающего ЦАП 5.

С одного из выходов делителя -25 40 сигнал поступает на управляющие входы коммутаторов 13 и 18 (фиг,4в).

С делителя 25 сигнал поступает на тактовый вход второго регистра 17 памяти сумматора 7 (фиг.4з). Коэффициент деления делителя 25 определяет. ся количеством отводов корректора.

Блок 26 элементов И может быть реализован в виде набора элементов

И, на выходе каждого из которых Формируется сигнал (например, в виде логического "0"), соответствующий подстройке 1 требуемой группы отво- . дов.

В случае, когда корректируются сигналы, сформированные посредством двухпозиционной амплитудно-фазовой. модуляции, решающий блок 8 может быть реализован аналогично тому, как

97 Ь показано на фиг.5 где а а - первый (старший) второй разряды сигнала а, Допустим, что сигнал а, на выходе сумматора 7 имеет вид и-разрядМ ного кодового слова и представлен

s прямом коде. Предположим также, что сигналу с относительным значением "l" соответствует комбинация 001, а с относительным значением "3"комбинация 011. В решающем блоке 4 необходимо изменять только значение второго разряда кодового числа а .

Первый, четвертый, и-й разряды имеют вид логического "0", а третий разряд; вид логической "1". На выходе блока

29 вычитания формируется: сигнал ошиб ки 1; по правилу 1, а, - а

Формула изобретения

1. Адаптивный корректор, содержащий первый аналогово-цифровой преоб разователь, первый вход которого яв ляется входом адаптивного корректора, последовательно соединенные ключ, . блок памяти выборок и перемножающий цифроаналоговый преобразователь, второй аналогоцифровой преобразова» тель, последовательно соединенные сумматор и решающий блок, первый вы ход которого является выходом адап тивного корректора, блок памяти ко эффициентов и блок управления, вход которого соединен с первым выходом первого аналогоцифрового преобразо вателя, второй вход которого соединен с первым выходом блока управле ния, второй выход которого соединен с управляющим входом ключа, третий выход блока управления соединен с первым входом второго .аналого-цифро вого преобразователя, четвертый выход блока управления соединен с так товыми входами блока памяти выборок и блока памяти коэффициентов, о т л и ч а ю шийся тем, что, с целью повышения точности коррекции, в него введены коммутатор, последовательно соединенные цифроанапоговый преобразователь и формирователь веса коэффициента, а также коммутатор, выход которого соединен с вторым входом перемножающего цифроаналого вого преобразователя, выход которого соединен с другим входом второго аналого-цифрового преобразователя, выход которого соединен с первым входом сумматора, второй выход кото

7 14171 рого соединен с входом блока памяти коэффициентов, выход которого соединен с входом цифроаналогового преобразователя и вторым входом сумматора, третий вход которого соединен с пятым выходом блока управления, шестой выход которого соединен с первым входом коммутатора, второй вход которого соединен с вторым выходом решающего блока, второй выход первого аналого-цифрового преобразователя соединен с первым входом ключа, второй вход которого соединен с выходом блока памяти выборок.

2. Корректор по п.1, о т л ич а ю шийся тем, что сумматор

97 8 состоит из послсдовательно соединенных блока суммирования, первый вход которого является первым входом сумматора, первого и второго регистров памяти, выход второго регистра памяти является первым выходом сумматора, а также коммутатора, первый вход которого является вторым входом сумматора, а выход соединен с вторым входом блока суммирования, выход первого регистра памяти, яьляющийся вторым выходом сумматора, соединен с вторым входом коммутатора, третий вход которого, как и вторые входы первого и второго регистров памяти, является третьим входом сумматора.

mbn. 7

1 417197

Составитель Л, Тимошкина

Техред М.Ходанич

Редактор Е.Копча

Корректор О.Кравцова

Заказ 4078/57

Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород,,ул. Проектная, 4