Элемент с тремя состояниями

 

Изобретение относится к импульсной технике может быть использовано в качестве буферного элемента с тремя состояниями при построении двунаправленных магистралей обмена . Целью изобретения является снижение потребляемой мощности путем предотвращения протекания сквозного тока через транзисторы вьпсодного каскада.Элемент с тремя состояниями содержит схему управления на логических элементах 2, 3, 8и9, выходной инвертор 1, шины управления 5 и 6, входную информационную шину 4, выходную информационную шину t4. Элемент с тремя состояниями работает в режимах трансляции с шины 4 на шину лог. О и лог. 1, а также в режиме высокоимпедансного состояния на шине. 1 ил.,. 1 табл. с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4,Н 03 К 19 09

ЖСБ. (;: !У) л !: ,Ц1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 41 9587 2/2 4-21 (22) 18. 02. 87 (46) 30. 08. 88. Бюл. № 32 (72) А.Е. Заболотный, В. А.Максимов и Я.Я.Петричкович (53) 621. 374 (088. 8) (56) Авторское свидетельство СССР № 1003349, кл. Н 03 К 19/094, 1983.

Патент Японии ¹ 56-7332, 1981. (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ (57) Изобретение относится к импульсной технике, может быть использовано в качестве буферного элемента с тремя состояниями при построении двунаправленных магистралей обмена. Целью изобретения является снижение потребляемой мощности путем предотвращения протекания сквозного тока через транзисторы выходного каскада. Элемент с тремя состояниями содержит схему управления на логических элементах 2, 3, 8 и 9, выходной инвертор 1, шины управления 5 и 6, входную информационную шину 4, выходную информационную шину 14. Элемент с тремя состояниями работает в режимах трансляции с шины 4 на шину лог. "0" и лог. "1", а также в режиме высокоимпедансного состояния на шине. 1 ил, 1 табл..1420664

Входы Выходы

ВНИИПИ Заказ 4334/57 Тираж 928 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Изобретение относится к импульсной технике и может быть использовано при построении универсальных и специализированных цифровых вычисли5 тельных устройств в качестве буферных элементов с тремя состояниями, при построении двунаправленных магистралей обмена, триггерных схем, преобразователейй уровней напряжения.

Целью изобретения является снижение потребляемой мощности путем предотвращения протекания сквозного тока через транзисторы двухтактного инвертора. 15

На чертеже представлен элемент с тремя состояниями.

Элемент с тремя состояниями содержит двухтактный выходной инвертор 1, логические элементы -HE 2 и ИЛИ-НЕ 3,20 первые входы которых соединены с входной информационной шиной 4, а вторые подключены к прямой 5.и инверсной 6 соответственно шинам управления, первый 7 и второй 8 инвертирующие эле- 25 менты задержки, включенные соответственно между выходом логического элемента И-НЕ 2 и ИЛИ-НЕ 3 и третьим входом логического элемента ИЛИ-НЕ 3 и

И-НЕ 2, выходы логических элементов 30

И-НЕ 2 и ИЛИ-НЕ 3 соединены с входами первого 7 и второго 8 элементов за- держки соответственно, а первый 9 и второй 10 входы двухтактного инвертора 1 соединены соответственно с входами элементов 7 и 8, выходной двух- 35 тактный. инвертор 1 состоит из двух

МДП-транзисторов разного типа проводимости 11 и 12 соответственно, объ" единенные истоки транзисторов 11 и

12 двухтактного выходного инвертора 40 являются выходом 13 устройства.

Элемент с тремя со стояниями работает следующим образом.

При подаче на входные управляющие шины 5 (С) и 6 (С) соответственно низкого (С=О) и высокого (С=1) уровней на выходе схемы 2 и 3 (элементов

7 и 8 задержки) формируются соответственно высокий и низкий (низкий и высокий) уровни. На входы 9 и 10 двухтактного инвертора 1 поступают высокий и низкий (низкий и высокий) потенциалы, которые закрывают транзисторы 11 и 12, и на выходе 13 образуе тся высокоимпедан сное (тре тье ) состояние. При комбинации управляющих сигналов С=1 и С=О в зависимости от состояния сигнала на информационном входе 4(Х) происходит передача его на выход,13 схемы (без инверсии/с инверсией). Работа схемы в статическом режиме более подробно отражена в таблице,(где Х вЂ” третье со сто ян ие ) 5 6 4 13 2 3 8 9

0 1 0 Х 1 0 0 1

0 1 1 Х 1 0 0 1

1 0 0 0 1 1 0 0

1 0 1 1 0 0 1 1

Формула изобретения

Элемент с тремя состояниями, содержащий двухтактный выходной инвертор, логические элементы И-НЕ и ИЛИНЕ, первые входы которых объединены а вторые подключены соответственно к прямой и инверсной шинам управления, входную информационную шину, о т л и ч а ю щ и и с.я тем,.что, с целью снижения потребляемой мощности, он дополнительно содержит первый и второй инвертирующие элементы задержки, включенные соответственно между выходом элементов И-НЕ и ИЛИ-НЕ и, третьим, входом элементов

ИЛИ-НЕ и -HE а первый и второй входы двухтактного выходного инвертора соответственно соединены с первым и вторым. инвертирующими элементами . задержки, первые входы логических элементов И-НЕ и ИЛИ"НЕ соединены с входной информационной шиной.

Элемент с тремя состояниями Элемент с тремя состояниями 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано в цифровых интегральных схемах, аналого-цифровых преобразователях

Изобретение относится к импульсной технике и может быть использовано при построении помехоустойчивых цифровых систем

Изобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве датчика режимных воздействий

Изобретение относится к области и.мпульсной техники и может быть использовано при построении цифровых систем с трехзначным алфавитом

Изобретение относится к импульсной технике и может быть использовано при построении цифровых систем с использованием трехзначной логики

Изобретение относится к области электронной вычислительной техники

Изобретение относится к области цифровой электронной техники

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх