Устройство для передачи сигналов с дельта-модуляцией

 

Изобретение относится к технике передачи сообщений. Цель изобретения - сокращение полосы канала передачи. Устр-во содержит вычитающий блок 1, двоичный модулятор 2, интегратор 3, синхронизатор 4, делитель частоты 5, блок 6 стробирования, вентили 7, 8, 9, элемент НЕТ 10, триггер 11, умножитель частоты 12, элемент И 13. В устр-во введены переключающий блок 14, двоичный кодер 15, блок 16 задержки и элемент ИЛИ 17. Дельта-поток Z с выхода двоичного модулятора 2 через переключающий блок 14 поступает на вход блока 16 задержки. С выхода блока 16 дельта-поток, пройдя элемент ИЛИ 17, подается в канал передачи. За время , пока дельтапоток не появился на выходе блока 16, проис ходит вывод в канал передачи /(-разрядного двоичного числа из двоичного кодера 15 с частотой равной основной частоте синхронизации f. На приемной стороне принятое Л -разрядное двоичное число преобразуется в Л импульсов в декодере, который подключается к каналу передачи на время процесса коррекции. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (504 Н 041 17 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

М

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 577695 (21) 4224232/24-09 (22) 09.01.87 (46) 30.08.88. Бюл. № 32 (72) В. А. Хохлов и И. Е. Гребенкин (53) 621.376.9 (088.8) (56) Авторское свидетельство СССР № 577695, кл. Н 04 L 17/02, 1976. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ

СИГНАЛОВ С ДЕЛЬТА-МОДУЛЯЦИЕЙ (57) Изобретение относится к технике передачи сообщений. Цель изобретения — сокращение полосы канала передачи. Устр-во содержит вычитающий блок 1, двоичный модулятор 2, интегратор 3, синхронизатор 4, делитель частоты 5, блок 6 стробирования, вентили 7, 8, 9, элемент HET 10, триггер 11, „„SU„„1420672 А 2 умножитель частоты 12, элемент И 13. В устр-во введены переключающий блок 14, двоичный кодер 15, блок 16 задержки и элемент ИЛИ 17. Дельта-поток Z с выхода двоичного модулятора 2 через переключающий блок 14 поступает на вход блока 16 задержки. С выхода блока 16 дельта-поток, пройдя элемент ИЛИ 17, подается в канал передачи. 3а время т=К/f, пока дельтапоток не появился на выходе блока 16, проис ходит вывод в канал передачи К-разрядного двоичного числа из двоичного кодера 15 с частотой равной основной частоте синхронизации f. На приемной стороне принятое

К-разрядное двоичное число преобразуется в N импульсов в декодере, который подключается к каналу передачи на время процесса коррекции. 1 ил.

1420672

Изобретение относится к технике передачи сообщений и может быть использовано в системах связи, радиотелеметрии и телевидения.

Цель изобретения — сокращение полосы канала передачи.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для передачи сигналов с дельта-модуляцией содержит вычитающий блок

1, двоичный модулятор 2, интегратор 3, синхронизатор 4, делитель 5 частоты, блок 6 стробирования, первый, второй и третий вентили 7, 8 и 9, элемент HET 10, триггер 11, умножитель 12 частоты, элемент И 13, переключающий блок !4, двоичный кодер 15, блок 16 задержки и элемент ИЛИ 17.

Устройство работает следующим образом.

Исходный сигнал S подается на первый вход первого вентиля 7, с выхода которого он поступает на вход вычитающего блока I, 20 соединенного с двоичным модулятором 2.

В вычитающем блоке 1 осуществляется формирование сигнала разности l между исходным сигналом S и сигналом аппроксимации

Й, вырабатываемым интегратором 3. Разностный сигнал поступает в двоичный модулятор 2, где в соответствии со знаком этого сигнала формируется последовательность Z импульсов «1» и «О», несущих информацию о приращениях исходной функции в тактовых точках. Эта последовательность проходит в канал передачи и поступает на вход интегратора 3.

Работой системы управляет синхронизатор 4, импульсы основной частоты f которого определяют тактовые точки или моменты квантования. 35

С выхода делителя 5 частоты на вход блока 6 стробирования подаются короткие импульсы, период следования которых соответствует периодичности процесса коррекции. Блок 6 стробирования вырабатывает кратковременное управляющее напряжение, подаваемое одновременно на триггер 11 и на параллельно соединенные вторые входы первого, второго и третьего вентилей 7, 8 и 9. Первый вентиль 7 при подаче управляющего напряжения снимает исходный сигнал 4« с входа вычитающего блока 1, а второй вентиль 8 закорачивает этот вход, обеспечивая нулевой сигнал на входе вычитающего блока 1. Одновременно третий вентиль 9 закорачивает выход интегратора 3, обеспечивая равенство нулю аппроксимирующего напряжения.

При наличии выходного сигнала блока 6 стробирования триггер 11 формирует напряжение, подаваемое одновременно на вторые входы элемента HET 10 и элемента И 13.

При этом элемент НЕТ 10 отключает выход синхронизатора 4 от двоичного модулятора 2, прекращая формирование дельта-символов на основной частоте синхронизации f, а элемент И 13, в свою очередь, обеспечивает прохождение на двоичный модулятор 2 синхросигналов с выхода умножителя 12 частоты.

При снятии сигнала блока 6 стробирования на вход вычитающего блока 1 через первый вентиль 7 подается исходный сигнал, второй и третий вентили 8 и 9 разрывают соответствующие цепи короткого замыкания, и на выходе двоичного модулятора 2 в соответствии с механизмом дельта-модуляции формируется последовательность импульсов

«1», следующих с частотой, превышающей в п раз основную частоту синхронизации f.

Эта последовательность поступает на информационный вход переключающего блока 14. При поступлении на его управляющий вход напряжения с выхода триггера ll импульсы с выхода двоичного модулятора 2 поступают на вход двоичного кодера 15, где количество импульсов подсчитывается, кодируется двоичным К-разрядным числом и затем это число посылается в канал передачи через элемент ИЛИ 17 с частотой следования символов, равной основной частоте синхронизации f. По истечении заданного и заранее определенного числа N тактов процесса коррекции, где У=2, на счетном выходе двоичного кодера 15 появляется импульс. переводящий триггер 11 в первоначальное состояние. Это приводит к прекращению подачи в двоичный модулятор 2 синхросигналов с увеличенной частотой через элемент

И 13 и возврату всей системы в основной режим, в котором в двоичный модулятор 2 через элемент HET 10 поступают тактовые импульсы на основной частоте от синхронизатора 4, а дельта-поток Z с выхода двоичного модулятора 2 через переключающий блок 14 поступает на вход блока 16 задержки.

Далее с выхода блока 16 дельта-поток, пройдя элемент ИЛИ 17, подается в канал передачи. 3а время т=К/f пока дельта-поток не появился на выходе блока !6 задержки, происходит вывод в канал передачи К-разрядного двоичного числа из двоичного кодера 15 с частотой, равной основной частоте синхронизации f.

На приемной стороне (не показана) принятое К-разрядное двоичное число преобразуется в N импульсов в декодере, который подключается к каналу передачи на время процесса коррекции.

Ф

Формула изобретения

Устройство для передачи сигналов с дельта-модуляцией по авт. св. № 577695, отличающееся тем, что, с целью сокращения полосы канала передачи, в него введены блок задержки, двоичный кодер, переключающий блок и элемент ИЛИ, к входам которого подключены выход блока задержки, вход которого соединен с первым выходом пере1420672

Составитель A. Москевич

Редактор А. Лежнина Техред И. Верес Корректор H. Король

Заказ 4335 58 Тираж 560 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4 ключающего блока, и информационный выход двоичного кодера, счетный выход которого подключен к второму входу триггера, выход которого подключен к управляющему входу переключающего блока, информационный вход и второй выход которого соединены соответственно с выходом двоичного модулятора и входом двоичного кодера.