Устройство для передачи дискретных сообщений

 

Изобретение относится к электросвязи и обеспечивает повьшение помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала. Устройство содержит на передающей стороне кодер I,блоки 2, 4 и 6 памяти, вычислитель 5 дискретного преобразователя Фурье (ДПФ), НАЛ 7; на приемной стороне - АЦП 8, временной селектор 9, вычислитель Ю обратного ДПФ, регистр I1,умножитель 12, формирователь 13 разрешающего сигнала и вновь введенные регистр 14, блоки 15, 22, 24 деления , вычислитель 16 ДПФ, квадратор 17, сумматоры 18-20, умножитель 21, вычислитель 23 обратных дискретных пр.еобразований Фурье. 2 ил. с S (Л 55 Ю dK/z.f

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (111 (50 4 Н 04 L 17/02 17/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д BTOPCHGMV СВИДЕТЕЛЬСТВУ (61) 1239880, (21) 4009999/24-09 (22) 20.01,86 (46) 15.06.87. Бюл. №- 22

1 2,7 4 5 8 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (71) Московский электротехнический институт. связи (72) Д.Р.Анкудинов, И.И.Булгаков, А.И.Кобленц, Д.Л.Коробков, К.Д.Лазинцев, А.Л.Леонидов и P.Н.Туровский (53) 621.384.6(088.8) (56) Авторское свидетельство СССР

¹ 1239880, кл. Н 04 L 17/02, Н 04 L 17/16, 1984. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ДИСКРЕТНЫХ СООБЩЕНИЙ (57) Изобретение относится к электросвязи и обеспечивает повышение помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала. Устройство со— держит на передающей стороне кодер

1, блоки 2, 4 и 6 памяти, вычислитель 5 дискретного преобразователя

Фурье (ДПФ), ПАП 7; на приемной стороне — АЦП 8, временной селектор 9, вычислитель 10 обратного ДПФ, регистр

11, умножитель 12, формирователь.13 разрешающего сигнала и вновь введенные регистр 14, блоки 15, 22, 24 деления, вычислитель 16 ДПФ, квадратор

17, сумматоры 18-20, умножитель 21, вычислитель 23 обратных дискретных преобразований Фурье. 2 ил.

1 13176

Изобретение относится к электросвязи и может быть использовано в каналах связи с межсимвольной интерференцией и случайно меняющимися параметрами и является усовершенствова- 5 нием изобретения по основному авт. св. 9 1,239880.

Цель изобретения — повышение помехоустойчивости путем адаптации по рабочему сигналу к изменениям импуль- 10 сного отклика канала.

На фиг.1 изображена структурная электрическая схема предложенного устройства; на фиг.2 — временная диаграмма. 15

Устройство для передачи дискретных сообщений содержит на передающей стороне кодер 1, первый блок 2 памяти, умножитель 3, второй блок 4 памяти, вычислитель 5 дискретного пре- 20 образования Фурье, третий блок 6 памяти, цифроаналоговый преобразователь а на приемной стороне — аналогоцифровой преобразователь 8, временной селектор 9, вычислитель 10 обрат- 25 ного дискретного преобразования Фурье, регистр 11, умножитель 12, hop мирователь 13 разрешенного сигнала, дополнительный регистр 14, первый блок 15 деления, вычислитель 16 дис— кретного преобразования Фурье, квадратор 17, первый, второй и третий сумматоры 18, 19 и 20, дополнительный умножитель 21, второй блок 22 деления, вычислитель 23 обратных дискретных преобразований Фурье, третий блок 24 деления.

Устройство работает следующим образом.

На тактовый вход (не показан) ко- 40 дера 1 поступают тактовые импульсы, следующие с частотой F передачи информации. Те же тактовые импульсы по= ступают также на тактовый вход (не показан) цифроаналогового преобразо- 45 вателя 7, на тактовые входы записи (не показаны) первого блока 2 памяти и на тактовые входы считывания (не показаны) третьего блока 6 памяти, Кроме того, тактовые импульсы, следу- 50 ющие с частотой F< = F/N передачи блока информации (N — длина блока), поступают на тактовые входы (не показаны) умножителя 3, второго блока

4 памяти, вычислителя 5 дискретного 55 преобразования Фурье, на тактовые входы считывания (не показаны) первого блока 2 памяти и тактовые входы

77 2 записи (не показаны) третьего блока

6 памяти, На фиг.2 а показана последовательность тактовых импульсов, следующих с частотой F (числа в скобках указывают номера тактовых импульсов). На фиг.2 б показана последовательность тактовых импульсов, следующих с частотой F< (числа в скобках указывают номера обрабатываемых блоков информации).

Дискретные сообщения, поступающие на вход кодера 1 (амплитудно-фазовой модуляции), преобразуются в нем в последовательность цифровых сигналов (МД, i --= -=О,,N — 1. С выхода кодера 1 эта последовательность поступает на вход первого блока 2 памяти.

Запись в первый блок 2 памяти происходит с частотой F передачи информации. На фиг.2 в показаны временные интервалы, соответствующие обработке информации в кодере 1 и записи информации в первый блок 2 памяти (числа в скобках на фиг.2 в r и д указывают номера обрабатываемых блоков информации). На выходе первого блока 2 памяти формируется блок длины N поступающий с частотой F на вход умножителя 3, в котором производится предискажение путем умножения компонент сигнала М;, i = О, N — 1 на коэффициенты предыскажения Г;, Поступающий с выхода умножителя 3 предыскаженный сигнал х, =з ;С,, = О, N — - 1 записывается во второй блок 4 памяти, Запись и считывание информации во втором блоке 4 памяти происходит с частотой F . На выходе второго блока 4 памяти формируется блок Z;, = О, M - 1 цифровых сигналов:

i = --О

О, 1,N х

i=-N+1, P-1

P, M — 1 где Р = М/2. ч

Здесь и далее символ () означает комплексное сопряжение. Последовательность Z; i - =О, M — 1 компонент сигнала поступает на вход вычислителя .5 дискретного преобразования Фурье, мЯг

1 — 1m м

Z;e

3 13176 на выходе которого формируется последовательность

77 4 который выделяет последовательность

Z, i = О, M — 1, поступающую на вход вычислителя 10 обратного дискретного преобразования Фурье, на выходе которого формируется последовательность

m=0

М-1

Тактовая частота работы вычислите- t0 ля 5 дискретного преобразования Фурье равна F . Последовательность Е, m = — О, M — 1 с частотой Г поступает на вход третьего блока 6 памяти, на выходе которого формируется блок Т;, = О, M + L — 1 (где L, — длина импульсного отклика канала) путем дополнения блока Z m = О, М вЂ” 1 своими последними L компонентами:

= О, L, 1 (2)

i = Lъ,M+L,-1.

2„,„+ о

Сформированный блок Т,,i = О, M+ L — 25

1 поэлементно с частотой F поступает на вход цифроаналогового преобразователя 7, с выхода которого сигнал поступает в канал связи, На фиг.2 r показаны временные интервалы, соответствующие считыванию информации из первого блока 2 памяти, а также обработке ее в умножителе.

3, втором блоке 4 памяти, вычислителе 5 дискретного преобразования Фурье 5 третьем блоке 6 памяти и цифроаналоговом преобразователе 7.

На приемной стороне на тактовые входы (не показаны) аналого -цифрового преобразователя. 8, временного селек- 40 тора 9, а также на тактовые входы записи (не показаны) вычислителя 10 обратного дискретного преобразования

Фурье и на тактовые входы считывания (не показаны) формирователя 13 разре-45 шенного сигнала поступают тактовые импульсы, следующие с частотой. F.

На тактовые входы (не показаны) остальных блоков приемной стороны устройства поступают тактовые импуль-50 сы, следующие с частотой У . Последовательности тактовых импульсов показаны на фиг.2 а, б. Аналоговый сигнал поступает из канала связи на вход . аналого-цифрового преобразователя 8, 55 в котором сигнал преобразуется в цифровую форму..Затем цифровой сигнал поступает на временной селектор 9, 2n °

Z, = ...— Z ì "

Я 1Ч=О (3)

= О, M — 1

Временные интервалы, соответствующие обработке информации в аналого-цифФ ровом преобразователе 8, временном селекторе 9, а также записи информации в вычислитель 10 обратного дискретного преобразования Фурье, показаны на временной диаграмме фиг.2 г.

Последовательность Z; i = О, М-1 записывается в регистр 11, с выхода которого считывается последова/ тельность Z;, i = О, P — 1, поступающая на вход умножителя 12, в котором производится коррекция элементов последовательности Е;, i = О, P — 1 путем умножения на коэффициенты g; — 1/С;, i = О, P — 1, в результате чего на выходе умножителя 12 формируется последовательность Т; = g;Z;

= О, P — 1, которая записывается в дополнительный регистр 14, необходимый для фиксации сигнала Т;

= О, P — 1, на время вычисления уточл л ненных оценок К, i = О, P — 1 коэффициентов передачи с выхода дополнительного регистра 14 последовательность Т;, i = О, P — 1 поступает одновременно на первый вход первого блока 15 деления и второй вход блока 22 деления. В первом блоке 15 деления производится деление каждого элемента последовательности„Т;, i

= О, P — 1 на коэффициенты К., i =

= О, P — 1, представляющие собой оцен. и коэффициентов передачи, вычисленые при обработке предыдущего блока информации и поступающие на второй вход блока 15 деления, с выхода котол Т„. рого блок Z = p-- i = О, P — 1 по1 ступает на вход формирователя 13 разрешенного сигнала, состоящего из последовательно соединенных решающего устройства и декодера амплитудно-фазовой модуляции (не показаны), в котором формируется последовательность

7677

В 1 о(. = — — S=0 р -1

В !

5 (7) поступает на первый вход умножителя

21, в котором формируются произведе10 ния

Т

К =- — — —, i=0, Р- — 1 (4)

4й ;

{ 5) (о)

Ь =,1. „ S = О, р (8) 15 q О, L 1, л {s) Последовательности h, S = О,t{{ — 1, О, 1. — 1 с выхода умножителя 21

20 поступают на вход сумматора 20, с выхода которого последовательность

{{{- л {з)

S=o

С выхода вычислителя 23 обратных дискретных преобразований Фурье послеh .довательности 1

q=0,L 1 (9) О, — 1 {.,« L 1р1з поступает на вход вычислителя 16 дис1 З0 кретного преобразования Фурье, с выхода которого уточненные оценки,1=0,1..— 1, S=О, Л -) — pi

h e

P-1

Лл

К поступают на второй вход дополнительного умножителя 21. 35

В квадраторе 17 производится возведение в квадрат модуля каждой комЛ поненты блока ;, i = О, Р— 1.

С выхода квадратора 17 последовательЛ ность D = у (, i = О, Р— 1 посту- 40

1 пает на вход сумматора 18, на выходе которого формируется сигнал В>

Lî-1

Е: (10) i=0 Р— 1

«у«.о гл

Р

45 выхода сумматора 18 последовательность

В, S = О, {{{ — 1 поступает одновременно на первый вход блока 24 деления и на вход сумматора 19, на выходе которого формируется сумма 50

{{{ -1

В=,«В (6)

5 =О

5 131 л K, i = О, Р— 1 оценок переданного сигнала, которая с дополнительного выхода формирователя 13 разрешенного сигнала поступает на вход квадратора

17 и на первый вход блока 22 деления, в котором производится поэлементное деление последовательности Т,, = О, P — 1 на последовательность М;

О, Р— 1, и на его выходе сигнал имеет вид

Последовательность К;, i = 0, Р— 1 поступает на вход вычислителя

23 обратных дискретных преобразований

Фурье, в котором производится {ц

Р/Lь (Ju — целое число) обратных

L -точечных ДПФ последовательностей

К m=0, Ь вЂ” 1, S=О, { — 1, I11 Ð 1 8

С выхода сумматора 19 полученная сумма В поступает на второй вход блока 24 деления, в котором производится деление В на последовательность сигналов В, S = О, {{ — 1. С выхода блока 24 деления последовательность коэффициентов передачи поступают на второй вход первого блока 15 деления, в котором осуществляется деление элементов последовательности

Т,, i = 0, Р— 1 на уточненные оценки коэффициентов передачи. Последовательность сигналов

Z„ = Т;/К;, i = О, P — 1 (1i) с выхода первого блока 15 деления поступает на вход формирователя 13 разрешенного сигнала, который преобразует поступающую последвательность в дискретные сообщения, поступающие на:выход устройства.

На фиг.2 д показаны временные интервалы, соответствующие считыванию информации из вычислителя 10 обратного дискретного преобразования Фурье и обработке информации в регистрах

13176 (n-r) о) (И (р-i) а) fi)

2 (ю-д (dJ р) (М (I t2 (т) (S-12

Составитель О.Геллер

Редактор М.Бандура Техред B.Кадар Корректор А.Обручар

Заказ 2437/56 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул.Проектная,4.

11, 14,умножителях 12, 21, первом, втором и третьем сумматорах 18, 19, 20, вычислителе 23 обратных дискретных преобразований Фурье, формирователе 13 разрешенного сигнала.

Формула и з о б р е т е н и я

Устройство для передачи дискретных сообщений по авт.св. ¹ 1239880, 10 отличающееся тем, что, с целью повышения помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала, на приемной. стороне вве- 15 дены квадратор, первый, второй и третий сумматоры, первый, второй и третий блоки деления, дополнительный ум .ножитель, вычислитель дискретного преобразования Фурье, вычислитель 20 обратных дискретных преобразований

Фурье и дополнительный регистр, при этом выход умножителя через последовательно соединенные дополнительные регистр и первый блок деления подклю- 25

77 8 чен к входу формирователя разрешенного сигнала, дополнительный выход которого соединен с первым входом второго блока деления и с входом квадратора, выход которого соединен с входом первого сумматора, выход которого подключен к первому входу третьего блока деления и к входу второго сумматора, выход которого соединен с вторым входом третьего блока деления, выход которого соединен с первым входом дополнительного умножителя, выход которого подключен к входу третьего сумматора, выход которого соединен с входом вычислителя дискретного преобразования Фурье, выход которого соединен с вторым входом первого блока деления, выход дополнительного регистра соединен с вторым входом второго блока деления, выход которого соединен с входом вычислителя обратных дискретных преобразований Фурье, выход которого подключен к второму входу дополнительного умножителя.