Устройство выделения синхросигнала

 

Изобретение относится к технике цифровой связи. Цель изобретения - повышение помехозащищенности при выделении распределенного во времени синхросигнала. Устр-во содержит накопители 1, блоки задержки (БЗ) 2, преобразователи 3 кода, опознаватели А синхрогруппы и решающий узел 5. Линейньй сигнал, содержащий синхроинформацию, записьшается в накопитель 1 первого канала обработки синхрогруппы . Затем осуществляется запись в накопители 1 последующих каналов и продвижение информации через БЗ 2. Накопители 1 преобразуют записанную в них информацию в параллельную форму и подают ее одновременно на преобразователи 3, которые изменяют ее. вид. Далее эти сигналы анализируются опознавателями 4. Приход истинной синхрогруппы, обладающей определенной периодичностью следования, вызывает одновременное появление сигналов подтверждения На выходах заданного кол}.чества опознавателей 4. Только в этом случае решающий узел 5 формирует на выходе сигнал о наличии синхрогруппы . 4 ил. (Л

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„14241 (51) 4 Н 04 1. 7/02

Ф

В г1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV. СВИДЕТЕЛЬСТВУ

Фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3970552/24-09 (22) 25.10.85 (46) 15.09.88. Бюл. И 34 (72) А. Г. Коротич и В. М. Ножников (53) 621.394 .662(088.8) (56) Левин Л. С., Плоткин М. А. Цифровые системы передачи информации.

И.: Радио и связь, 1982, с. 97-103.

Колтунов М. Н. и др. Синхронизация по циклам в цифровых системах связи. N.: Связь, 1930, с. 41. (54) УСТРОЙСТВО ВЫДЕЛЕНИЯ СИНХРОСИГНАЛА (57) Изобретение относится к технике цифровой связи. Цель иаобретенияповьппение прмехозащнщенности при выделении распределенного во времени синхросигнала. Устр-во содержит накопители 1, блоки задержки (БЗ) 2, преобразователи 3 кода, опознаватели

4 синхрогруппы и решающий узел 5. Ли" идейный сигнал, содержащий синхроинформацию, записывается в накопитель

1 первого канала обработки синхрогруппы. Затем осуществляется запись в накопители 1 последующих каналов и продвижение информации через БЗ 2.

Накопители 1 преобразуют записанную в них информацию в параллельную форму и подают ее одновременно на преобразователи 3, которые изменяют ее. вид. Далее эти сигналы анализируются опознавателями 4. Приход истинной синхрогруппы, обладающей определенной периодичностью следования, вызывает одновременное появление сигналов под- ф тверждения на выходах заданного количества опознавателей 4. Только в эгом случае решающий узел 5 формирует на выходе сигнал о наличии синхрогруппы. 4 ил.

1424130

Изобретение относится к технике цифровой связи и может быть Hctlorlbso вано для выделения синхросигнала.

Белью изобретения является товышение помехозащнщенности при выделении распределенного во времени синхро сн r H ала.

На фиг. 1 представлена структурная электричыская схема устройства вьще- !0 ления синхросигнала; на фиг. 2 — ваI риант реализации накопителя; на фиг. 3 — то же, опознавателя синхрогруппы; на фиг. 4 — та же, решающего узла соответственно. !5

Устройство выделения синхросигнала содержит и накопителей 1,-1„, (n-1) блоков 2,-2 „, задержки, п преобразователей 3, — 3„кода, п опоэиавателей 4, — 4 синкрогруппы и ре- 20 шающий узел 5, причем в состав накопителя 1 входят согласующий усилитель

6, делитель 7 частоты, формирователи

8 и 9 адресов записи и считывания, оперативный запоминающий блок 10, 25

D-триггер 11 и выходной усилитель 12; в состав каждого опознавателя 4 входят сумматор 13, пороговый блок 14 н формирователь 15 выходного сигнала, а в состав решающего узла 5 — блок 16 вьг3р борки, дешифратор 17 выборки, коммутатор 18, пороговый блок 1 1 и формирователь 20 выходного сигнала.

Устройство выделыния сннхросигнала работает следунзпим образом.

Линейный сигнал, содержащий синхроинформацию, з аписывается в накопитель 1 первого канала обработки синхрогруппы по сигналам, поступаюшнм с тактового входа устройства. Емкость 40 накопителя 1 должна быть не меньше количества символов в ожидаемой синхрогруппе. Снимаемый с выхода накопителя 1 сигнал через блок 2 задержки поступает на накопитель 1 следующего ф5 канала обработки синхрогруппы. Запись в накопители 1 последующих каналов ,обработки синхрогруппы и продвижение информации через блоки 2 задержки осуществляют аналогично. 5Р

Блоки 2, — 2 „, задержки обеспечивают необходимые временные интервалы между моментами поступления информации в накопители I, — 1„, соответствуюа ие периодичности повторения ожидаемых синхрогрупп.

Накопители прыобразуют записанную в них информацию в параллельную форму и подают ее одноврыменно на входы соответствующих преобразователей 3 кода, которые изменяют еы вид в зависимости от структуры (черыдование импульсов и интервалов) ожидаемого синхросигнала.

Опознаватели 4 синхрогруппы анализируют поступающие с выходов преобразователей 3 сигналы и при на щчии (или отсутствии) в них группы импульсон, аналогичных синхрогруппе, вырабатывают соответствующие сигналы, кЬторые подаются на соответствующие входы решающего узла 5.

Появление подтверждающего сигнала иа выходе одного иэ опоэнавателей 4 еще не свидетельствует о наличии истинной сннхрогруппы, поскольку такой сигнал может быть вызван и приходом ложной синхрогруппы. Решающий узел 5 запрещает появление на выходе сигнала о выделении истинной с нхрогруппы, если сигнал подтверждения не появляется на заданном количестве опоэнавателей 4 синхрогруппы.

Приход истинной синхрогруппы, обладающей определенной периодичностью следования, вызывает одновременное появление сигналов подтверждения на выходах заданного количества олознавателей 4 синхрогруппы. Только в этом случае решающий узел 5 формирует на выходе сигнал о наличии синхрогруппы.

Формула изобретения

Устройство выделения синхросигнала, содержащее опознаватель синхрогруппы и п каналов обработки синхрогруппы, в состав каждого из которых входит накопитель, причем выходы и каналов обработки сиихрогруппы подключены к соответствующим входам решающего узла, о т л и ч а ю щ e— е с я тем, что, с целью повьппения помехозацищенности при выделении распределенного во времени синхросигнала, введены (n-1) блоков задержки, (и-1) опознавателей синхрогруппы иэ и преобразователей кода, при этом в каждом из и каналов обработки сиихрогруппы выходы накопителя через преобразователь кода подключены к соответствующим входам опоэнаватела сннхрогруппы, выход которого является выходом канала обработки синхрогруппы, причем информационный выход накопителя i-го канала обработки синхрогруппы (где i = 1,2,...,n-l) подз 1424130

4 ключен к информационному входу на- ляется информационным входом устройкопителя (+1)-го канала обработки ства, а тактовые входы накопителей синхрогруппы чер«э i-й блок эадерлаки, и каналов обработки синхрогруппы объииформационный вход накопителя перво- едннены и являются тактовым входом

5 го канала обработки синхрогруппы яв- устройства.

На 9