Устройство фазового пуска

 

Изобретение относится к электросвязи и может использоваться при передаче дискретных сообщений в системах сеансной связи. Цель изобретения - расширение функциональных возможностей путем увеличения команд фазового пуска. Для достижения цели в устр-во введены на передающей стороне элемент ИЛИ 15, инвертор 16 и дополнительно триггер 7 и элементы Н 9, 10, а на приемной стороне - три дополнительных элемента ИЛИ,два элемента И, два блока сравнения, дополнительные счетчик, коммутатор, регистр сдвига, три инвертора и триг гер. Работа устр-ва основывается на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в прямом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в прямом виде - одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту . Каждый участок разбиения в соответствии со свойством рекурренты начинается и заканчивается определенной комбинацией. 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (111 (11 4 Н 04 1 7 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTWI

К АBTOPGHOMY СВИДЕТЕЛЬСТВУ (61) 1282347 (21) 4162667/09 (22) 15. 12. 86 (46) 07.08.88. Бюл. У 29 (72) H.H.Äîëãîíåíêî, В.H.Пряхин, В.Г.Лихачев и С.А.Солозобов (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР

В 1282347, кл, Н 04 Ь 7/02, 1985. (54) УСТРОЙСТВО ФАЗОВОГО ПУСКА (57) Изобретение относится к электросвязи и может использоваться при передаче дискретных сообщений в системах сеансной связи. Цель изобретения — расширение функциональных возможностей путем увеличения команд фазового пуска. для достижения цели в устр-во введены на передающей стороне элемент ИЛИ 15, инвертор 16 и дополнительно триггер 7 и элементы

И 9, 10, а на приемной стороне три дополнительных элемента ИЛИ,два элемента И, два блока сравнения, дополнительные счетчик, коммутатор, регистр сдвига, три иннертора и триггер. Работа ус,р-ва основывается на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в прямом или инвертированном виде. Каждому адресату соответстнует свой участок передаваемой последовательности, причем при передаче его в прямом ниде одному корреспонденту, а при передаче н инвертированном виде — другому корреспонденту. Каждый участок разбиения в соответствии со свойством рекурренты начинается и заканчивается определенной комбинацией. 2 ил.

1415447

Изобретение относится к электросвязи, может использоваться при передаче дискретных сообщений в системах сеансной связи и является усовершен5 ствованием изобретения по авт. св.

У 1282347.

Цель изобретения — расширение функциональных возможностей путем увеличения команд фазового пуска. 10

На фиг. 1 представлена структурная электрическая схема части устройства фазово го пуска; на фиг. 2-то же, приемной части устройства.

Устройство содержит на передающей 15 стороне коммутатор 1, элемент ИЛИ 2, формирователь 3 сигналов "Начальное положение", анализатор 4 рекуррентной последовательности, регистр 5 сдвига, триггер 6, дополнительный триггер 7, 20 элемент И 8, первый и второй дополнительные элементы И 9 и 10, блок 11 сравнения, схемы 12 совпадения, блок

13 памяти, шифратор 14, элемент ИЛИ

15 и инвертор 16 ° 25

На приемной стороне устройство содержит дешифратор 17 команд, коммутатор 18, дополнительный коммутатор

19, элемент ИЛИ 20, первый, второй, третий и четвер ый дополнительные 30 элементы ИЛИ 21 — 24, первый, второй, третий и четнертый блоки 25 — 28 сравнения, счетчик 29, дополнительный счетчик 30, триггер 31, первый и второй элементы И 32 и 33, первый, второй и третий инверторы 34 — 36, регистр 37 сдвига, дополнительный регистр 38 сдвига и первый и нторой дешифраторы 39 и 40.

Устройство фазового пуска работа- 40 ет следующим образом.

Работа устройства основывается на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их н прямом 45 или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в прямом виде одному корреспонденту, а при передаче в инвертированном виде — другому корреспонденту. Каждый участок разбиения в соответствии со свойством рекурренты начинается и заканчивается вполне определенной комбинацией, записанной н регистр сдвига. Например, последовательность максимальной длины, формируемая 10 †разрядн регистром сдвига (1023 бит), рлэбинлется нл десять участков длиной 100 бит каждый, что соответствует девяти адресам корреспондентов с участками, передаваемыми в прямом виде, девяти лдресам корреспондентов с участклми, передаваемыми н инвертированном виде, и одному циркуляру ° При этом на передаче коммутатор 1, который предстанляет собой обычный переключатель, устанавливается н определенное положение, соответствующее адресу выбранного корреспондента.

На одной из N выходных шин коммутатора 1 (N — половина числа адресов) появляется потенциал, поступающий на формирователь, а на управляющий вход устройства в случае передачи участка рекуррентной последовательности в прямом виде сигнал не поступает, и с прямого выхода дополнительного триггера 7 на первый вход первого дополнительного элемента И 9 подается сигнал, разрешающий поступление участка рекуррентной последонательности в прямом ниде на выход устройстна. В противном случае управляющим сигналом триггер 7 устанавливается в состояние, при котором с его инверсного выхода на перный вход нторого дополнительного элемента И 10 подается сигнал, разрешающий поступление участка рекуррентной последонательности на инвертор 16, а следовательно, выдачу участка рекуррентной последовательности на выход устройства в инвертированном ниде. По сигналу "Пуск" с выхода триггера 6 формирователь 3 в зависимости от адреса устанавливает разряды регистра 5 сдвига н требуемое начальное положение.„ одновременно триггер 6 с помощью элемента И 8 замыкает цепь обратной связи регистра 5 сдвига.

Под действием тактовых импульсов на выход устройства поступает рекуррентная последовательность в прямом или инвертированном виде, начиная с записанной начальной комбинации, до тех пор, пока в регистре сдвига не окажется комбинация, соответствующая концу заданного участка последовательности. Эта комбинация ныделяется с помощью анализатора 4, на который по одной из Х входных шин поступает сигнал от коммутлторл 1. При этом в зависимости от выбрлнного адреса шифратор 14 устлнлнлпнлет 1 ячеек блока памяти в сосгояние, соответствукщее з

141 5- 4 конечной k-разрядной комбинации участка рекуррентной последовательности.

С поступлением каждого тактового им1 ульса на схемах 1? совпадения проис5 ходит сравнение состояния разрядов регистра 5 сдвига с комбинацией, записанной в блоке 13 памяти. При одинаковых состояниях на выходах всех схем совпадения 12 появятся "0", при этом на выходе элемента ИЛИ 15 появится сигнал "0", который переключает триггер 6 в исходное состояние.

Передача заданного участка рекуррентной последовательности, соответствующего конкретному адресу, прекращается. На приеме дополнительный коммутатор 19, который представляет собой обычный переключатель, в зависимости от необходимости приема участка рекуррентной последовательности в прямом или инвертированном виде (что зависит от адреса получателя) подключает к входам второго дешифратора 40 разряды регистра 37 сдвига 25 или дополнительного регистра 38 сдвига соответственно. Входной сигнал поступает на вход первого блока 25 сравнения, через третий инвертор 36— на вход третьего блока 27 сравнения, через коммутатор 18 — на вход регистра 37 сдвига и через коммутатор 18 и первый инвертор 34 — на вход дополнительного регистра 38 сдвига. B случае приема участка рекуррентной последовательности в прямом виде в момент вьщеления безыскаженного зачетного участка на выходе счетчика 29 появляется сигнал, приводящий триггер 31 в состояние, разрешающее про- 4р хождение сигнала через первый элемент И 32, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной связи регистра 37 сдвига, который начинает автономное формирование участка последовательности до выделения конца участка рекуррентной последовательности дешифраторами. Второй дешифратор 40 у каждого корреспондента выделяет только свою определенную комбинацию конца участка рекуррентной последовательности. Дешифратор 17 команд одинаковый у всех корреспондентов (дешифратор циркулярного соотношения). Если для циркуляра 55 выбран последний участок рекурренты, то дешифратор 17 команд вьщеляет комбинацию, соответствующую концу рекуррентной последовательности. Участок

4 рекуррентной последовательности, соответствующий циркулярной передаче, передается только в прямом виде.

В случае приема участка рекуррентной последовательности в инвертированном виде в момент вьщеления безыскаженного. (зачетного) участка на выходе дополнительного счетчика 30 появляется сигнал, приводящий триггер 31 в состояние, разрешающее прохождение сигнала через второй элемент

И 33, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной связи дополнительного регистра 38 сдвига, который начинает автономное формирование участка последовательности до вьщеления конца участка рекуррентной последовательности вторым дешифратором 40. формула изобретения

Устройство фазового пуска по авт. св. N- 1282347, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей, путем увеличения команд фазового пуска, введены на передающей стороне дополнительный триггер, первый и второй дополнительные элементы И, инвертор и элемент HJIH, при этом первый вход дополнительного триггера является входом сигнала управления устройства, второй вход дополнительного триггера подключен к выходу анализатора рекуррентной последовательности, прямой и инверсный выходы дополнительного триггера связаны с первыми входами первого и второго дополнительных элементов И соответственно, выход элемента И подключен к вторым входам первого и второго дополнительных элементов И, выход первого дополнительного элемента И соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу инвертора, вход которого подключен к выходу второго дополнительного элемента И, при этом выход элемента ИЛИ является выходом устройства, а на приемной стороне — второй, третий и четвертый дополнительные элементы ИЛИ, первый и второй элементы И, третий и четвертый блоки сравнения, дополнительный счетчик, дополнительный коммутатор, дополнительный регистр сдвига, первый, второй и третий инверторы и

15447

Фиг.2

Составитель П.Курячьев

Ре;в втор Н.Яцола Техред Л.Олийнык Корректор М., (емчик

Тираж 660 Подписное

Б!!!П!!!!1 Государственного комитета СССР делам изобретений и открытий !! !(!!., Моск»;, Ж-35, Раушская наб., д. 4/5

omaha; !, - . i ) 6 — лиграфическс е предприятие, г. Ужг(р< л, ул. !!роектная, 4

5 14 триггер, при этом выход второго блока сравнения соедине и с первым у правляющим входом коммутатора через юследовательно соединенные первый элемент

И и второй дополнительный элемент

ИЛИ, выход счетчика подключен к второму управляющему входу коммутатора через третий дополнительный элемент

KIH, выход счетчика подключен также к первому входу триггера, второй вход которого соединен с выходом дополнительного счетчика и вторым входом третьего дополнительного элемента

ИЛИ, прямой выход триггера подключен к второму входу первого элемента И, инверсный выход триггера подключен к второму входу второго дополнительного элемента ИЛИ через второй элемент И, при этом выход коммутатора через первый инвертор подключен к информационному входу дополнительного регистра сдвига, соответствующие разряды которого соединены с первым и вторым входами третьего блока срав«ения, выход которого подключен к первому входу четвертого блока сравне5 ния и через второй инвер-.ор — к второму входу второго элемента И, информационный вход коммутатора подключен через третий инвертор к второму входу четвертого блока сравнения, выход котсрого соединен с входом Установки и через четвертый дополнительный элемент ИЛИ вЂ” с входом Сброс дополнительного счетчика, второй вход четвертого дополнительного элемента ИЛИ соединен с выходом первого деюифратора, выходы разрядов регистра сдвига подключены к входу второго деыифратора через дополнительный коммутатор, при этом выходы р-эрядов дополнительного регистра сдвига подключены к другому входу дополнительного коммутатора.