Преобразователь кодов

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах обработки и передачи информации позволяет расширить функциональные возможности преобразователя за счет сжатия информации . Преобразователь кодов содержит сумматор 1, вычитающий счетчик 2, блок 3 синхронизации и суммирующий счетчик 4. Благодаря выбору биномиального счетчика в качестве вычитающего и соответствующим соединениям входной п-разрядный двоичный код с К единицами преобразуется в код с числом разрядов log(nc)), ). 1 ил., 1 табл. ( (/)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1425 4

< ц 4 Н 03 M 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4227184/24-24 (22) 24,02.87 (46) 23.09.88. Бюл. Ф 35 (71) Сумский филиал Харьковского политехнического института им.В.И.Ле нина .(72) А.А.Борисенко, Г.В.Куно и В.А.Соловей (53) 681.325 (088.8) (56) Обнаружение и исправление ошибок в дискретных устройствах./ Под ред.В.С.Толстякова. — М.; Сов.радио, 1972, с.55, рис.1.6 °

Авторское свидетельство СССР

Р 1261112, кл. Н 03 К 23/56, 1985.

Авторское свидетельство СССР

У 525945, кл. Н 03 M 7/12, 1974. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ (57) Изобретение относится к автома- тике и вычислительной технике. его использование в системах обработки и передачи информации позволяет расширить функциональные возможности преобразователя за счет сжатия информации. Преобразователь кодов содержит сумматор 1, вычитающий счетчик

2, блок 3 синхронизации и суммирующий счетчик 4, Благодаря выбору биномиального счетчика в качестве вычитающего и соответствующим соединениям входной п-разрядный двоичный код с К единицами преобразуется в к код с числом разрядов ) 1ое (пС„„)(. р

1 ил., 1 табл.

14? 5846

Изобретение относится к автоматике и вычислительной технике и может бьггь использовано в системах обработки и передачи информации.

Пелью изобретения является расширение функциональных возможностей преобразователя за счет сжатия информации.

На чертеже приведена блок-схема преобразователя кодов.

Преобразователь кодов содержит сумматор 1, вычитающий счетчик 2, блок 3 синхронизации и суммирующий счетчик 4. На чертеже обозначены информационные входы 5, вход 6 синхронизации, управляющие входы 7, выходы

8 и 9.

В основе работы преобразователя кодов лежит следующее.

Если для и-разрядного двоичного числа будет известно количество К содержащихся в нем единиц, то это число можно рассматривать как биномиальное с параметрами и и К. Биномиальное двоичное число — это число, содержащее нлн К единиц, или и-К нулей в старших разрядах перед младшей единицей.

Количество п-разрядных биномиальных к чисел N=C всегда меньше количества возможных и-разрядных двоичных

Ь к и чисел М,=2, т,е. С „„<2 . Поэтому это число можно выразить меньшим количеством разрядов, чем и и соответственно произнести сжатие информации.

Так„ например, если взять двоичное

16-разрядное число 0000000000110000 и произвести в нем подсчет единиц, то оно после этого может рассматриваться как биномиальное число с n-=16 и К=2 и может быть выражено количеством

k 2 разрядов n„=log (C „+, ) -1оя (С,-, )

1og () = 8. Однако кроме и не17

2," 15 обходнмо хранить информацию о количестве единиц в сжимаемом числе, кото 45 рое определяется количеством разрядов п =1og п и для рассматриваемого примера равно и =lод i64. Таким образом, общая длина числа после сжатия будет равна и =8+4=12, а коэффициент 50

16 сжатия К = - — = 1 33 раза. са 12

Из рассмотренного следует, что чем больше длина сжимаемого двоичного числа и чем меньше исло К, тем 55 эффективность сжатия выше.

На основайии изложенного рассматриваемый преобразователь кодов имеет сумматор 1 для подсчета количества единиц в двоичном числе и вычитающий счетчик 2, перебирающий последовательно все биномиальные двоичные комбинации, начиная со сжимаемого двоичного числа. В качестве такого счетчика взят биномиальный счетчик 2, достоинством которого является возможность перестраиваться на различные

К (К вЂ” контрольное число) электрическими сигналами с входов 7 без введения специального коммутатора. Это важно, так как число К для сжимаемых двоичных комбинаций переменное, следовательно, и контрольное число биномиального счетчика К также должно быть переменное и равное количеству единиц, содержащихся в преобразуемом двоичном числе. С этой целью применяемый счетчик 2 настраивается на

K=n, а выход сумматора 1 подключается к второй группе входов сумматора старшего разряда указанного счетчика, причем К-е выходы сумматора 1 подключаются к (n-К)-м входам второй группы входов сумматора старшего разряда счетчика 2.

В качестве сумматора 1 можно использовать известные сумматоры любого типа, например матричные.

Блок 3 синхронизации обеспечивает прохождение на свой первый выход тактовых импульсов с входа 6 в отсутствие нулевого кода на выходах счет1 чика 2, а при появлении этого нулевого кода — снятие тактовых импульсов с первого выхода и формирование на втором выходе одиночного импульса.

Преобразователь кодов работает следующим образом

С входов 5 преобразователя двоичная кодовая комбинация записывается в вычитающий счетчик 2 и параллельно поступает на входы сумматора 1, где подсчитывается количество единиц в этой комбинации, которое двоичным кодом поступает,на вторые информационные входы биномиального счетчика 2 и выходы 9 преобразователя. По тактовым импульсам с входа 6 преобразователя блок 3 начинает поединичное вычитание содержимого биномиального счетчика 2 с одновременным подсчетом числа шагов вычитания в суммирующем счетчике 4. Когда содержимое счетчика

2 становится равным нулю, прекращается процесс вычитания и с второго выхода блока 3 подается сигнал установ142584 ки в нуль на установочные входы суммирующего счетчика 4 и сумматора 1.

Одновременно преобразованная кодовая комбинация считывается с выходов 8 и

9 преобразователя кодов.

Проиллюстрируем работу преобразователя кодов таблицей состояний биномиального 2 и суммирующего 4 счетчиков для приведенного примера с п=16 я К2 (число 0000000000110000).

С каждой единицей, вычитаемой из содержимого биномиального счетчика

Содержимое Содержимое суммирукицего сумматора счетчика единиц

0 0000000000110000 00000000

0000000000101000 00000001

2 0000000000100100 00000010

3 0000000000100010 00000011

4 0000000000100001 00000100

5 0000000000100000 00000101

6 0000000000011000 00000110

7 0000000000010100 00000111

8 0000000000010010 00001000

9 0000000000010001 00001001

10 0000000000010000 00001010

11 0000000000001100 00001011

12 0000000000001010 00001100

13 0000000000001001 00001101

14 0000000000001000 00001110

15 0000000000000110 00001111

16 0000000000000101 00100000

17 0000000000000100 00010001

18 0000000000000011 00010010

19 0000000000000010 00010011

20 0000000000000000 00010100

0010

Р Содержимое биномиального счетчика

6 4

2, к содержимому суммирующего счетчика 4 прибавляется единица, т.е. суммирующий счетчик 4 осуществляет нумерацию последовательно сменяемых состояний биномиального счетчика 2. Последнее 20-е состояние 0010100 суммирующего счетчика 4, соответствующее нулевому содержимому биномиального счетчика 2, будучи взятым вместе с содержимым сумматором 1 0010, представляет собой выходную кодовую комбинацию преобразователя.

1425846

Формула и з обретения

Составитель О . Рев инс кий

Техред М.Ходанич

Корректор В.Гирняк

Редактор С.Пекарь

Заказ 4784/56

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно- полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Как випно из таблицы, длина выходной кодовой комбинации (12 разрядов) меньше длины входной комбинации (16 разрядов), т.е. имеет место сжатие

5 информации.

Таким образом, предлагаемый преобразователь кодов по сравнению с известным позволяет уменьшить длину выходной кодовой комбинации, т.е. осуществить сжатие информации.

Преобразователь кодов, содержащий вычитающий счетчик, первые информа ционные входы которого являются информационными входами преобразователя, выходы вычитающего счетчика подключены к информационным входам блока синхронизации, вход синхронизации которого является входом синхронизации преобразователя, сумматор и суммирую-щий счетчик, выходы которого являются первыми выходами преобразователя, отличающийся тем, что, с целью расширения функциональных возможностей преобразователя за счет сжатия информации, вычитающий счетчик выполнен биномнальным, первый выход блока синхронизации подключен к тактовым входам вычитающего и суммирующего счетчиков, второй выход блока синхронизации соединен с входами обнуления суммирующего счетчика и сумматора, информационные входы которого подключены к информационным входам преобразователя, выходы сумматора соединены с соответствующими вторыми информационными входами вычитающего счетчика и являются вторыми выходами преобразователя, управляющие входы вычитающего счетчика являются управляющими входами преобразователя.