Устройство для приема относительного биимпульсного сигнала

 

Изобретение относится к электросвязи . Цель изобретения - повышение достоверности приема и сокращение времени вхождения в синхронизм . Устр-во содержит фиксатор 1 переходов, вьщелитель 2 тактовой частоты , формирователь (Ф) 3 импульсов , делитель 4 частоты, эл-ты И 5-7 и 17, триггеры 8-10, Ф 11 порогового уровня, дешифратор 12 и 16 сигнала, эл-т НЕ 13, Ф 14 сигнала;, регистр 15 сдвига, диод 18 и резистор 19. Для исключения случаев ложной синхронизации производится анализ периодичности появления откликов с выхода дешифратора 16 с помощью триггеров 8 и 9, Ф 11, эл-та И 17 и последовательно соединенных диода 18 и резистора 19. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„Я0„,1425863 (51) 4 Н 04 L 5/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4217789/24-09 (22) 27.03.87 (46) 23.09.88. Бюл, Р 35 (72) Б.Ф.Зенкин, А.Н,Волков и Д.А.Копреев (53) 621 ° 394.62(088.8) (56) Авторское свидетельство СССР

Ф 1327306, кл. H 04 L 5/14, 1986, (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ОТНОСИТЕЛЬНОГО БИИМПУЛЬСНОГО СИГНАЛА (57) Изобретение относится к электросвязи. Цель изобретения — повы— шение достоверности приема H сокращение времени вхождения в синхронизм. Устр — во содержит фиксатор 1 переходов, выделитель 2 тактовой частоты, формирователь (Ф) 3 импульсов, делитель 4 частоты, эл-ты И

5 — 7 и 17, триггеры 8-10, Ф 11 порогового уровня, дешифратор 12 и 16 сигнала, эл-т НЕ 13, Ф 14 сигнала, регистр 15 сдвига, диод 18 и резистор 19. Лля исключения случаев ложной синхронизации произ водится а на— лиз периодичности появления откликов с выхода дешифратора 16 с помощью триггеров 8 и 9, Ф 1 f, эл-та И 17 и последовательно соединенных диода

18 и резистора 19. 2 ил.

1425863

Изобретение относится к электросвязи и может быть использовано в стыковом приемном оборудовании основного цифрового канала.

Цель изобретения — повышение достоверности приема и сокращение времени вхождения в синхронизм.

На фиг.1 изображена структурная электрическая схема предложенного устройства; на фиг.2 — временная диаграмма.

Устройство для приема относительйого биимпульсного сигнала содержит фиксатор 1 переходов, вьщелитель 2 15 тактовой частоты, формирователь 3 импульсов, делитель 4 частоты, первый

5 и второй 6, третий 7 элементы И, первый 8, второй 9 и третий 10 триггеры, формирователь 11 порогового уровня, первый дешифратор 12 сигнала, элемент HE 13, формирователь 14 сигнала, регистр 15 сдвига, второй дешифратор 16 сигнала, четвертый эле. мент И 17, диод 18 и резистор 19. 25

Форьжрователь 11 порогового уровня содержит первый 20 и второй 21 резисторы, диод 22 и конденсатор 23.

Устройство работает следующим образом. 30

На вход фиксатора 1 переходов поступает относительный биимпульсный сигнал (фиг, 2а), являющийся композицией трех сигналов: информационного, тактового и октетного, при пеРе- 35 даче которого исключаются тактовые

IIepBxopbI (отмечено стрелками на фиг.2а) . На выходе фиксатора 1 переходов вырабатываются узкие импульсы на месте всех переходов входного 40 сигнала (фиг.2б) . Выделитель 2 тактовой частоты вырабатывает гармоническое колебание, синхронное и синфазное с моментами появления переходов сигнала, пРичем амплитудное значение этого колебания совпадает по времени с моментами поступления переходов сигнала, а частота этого колебания равна удвоенной тактовой частоте принимаемого сигнала. Формирователь 3 импульсов вырабатывает из гармонического колебания последовательность прямоугольных импульсов со скважностью 2, фронты которых совпадают с переходами через нуль гаРмони- 55 ческого колебания (фиг.2в). Формирователь 14 сигнала служит для расширения коротких импульсов, получаемых на выходе фиксатора 1 переходов, Рас. ширенные импульсы с выхода формирователя 14 сигнала (фиг, 2г) поступают на регистр 15 сдвига, в котором происходит преобразование последовательного кода s параллельный, т.е. вырабатывается ряд сигналов согласно диаграммам (фиг.2д). В этих сигналах побитно чередуются информационные символы и тактовый сигнал, представляющий собой периодическую последовательность единиц, в которой октетный сигнал заменяет единичную посыпку на нулевую, т.е. тактовый сигнал представляет собой последовательность вида 11...11011...110.

Второй дешифратор 16 сигнала предназначен для формирования откликов, появляющихся всякий раз, как в его входном сигнале появляется комбинация вида 11...110. При этом число ячеек регистра 16 сдвига должно быть вдвое больше длины.(числа бит) дешифрируемой комбинации, так как входы дешифратора 16 сигнала должны подключаться к выходам ячеек регистра

16 сдвига только с четными (либо только нечетными) номерами.

На указанных диаграммах последовательность откликов с выхода второго дешифратора 16 сигнала представлена на фиг.2е. Моменты возникновения .этих откликов совпадают с моментами передачи октетного сигнала.

Одновременно. с этим последовательность импульсов с выхода формирователя 3 импульсов проходит через второй элемент И 6 на вход делителя

4 частоты, коэффициент деления которого равен удвоенному значению числа бит дешифрируемой комбинации. Для случая дешифрации восьмибитной комбинации вида 11111110 коэффициент деления делителя 4 частоты равен 16 и последовательность диаграмм на его выходах представлена на фиг.2ж,э.

Первый дешифратор 12 сигнала вьщеляет узкие импульсы (фиг. 2и), период повторения которых совпадает с периодом следования дешифрируемой комбинации. В режиме синхронизации или по, сле обнаружения истинного синхронизирующего сигнала (дешифрируемой комбинации) положительный фронт (фиг.2и) Расположен внутри импульса на диаграмме (фиг.2е) .

При вхождении в синхронизм указанное условие не соблюдается.

Проц cc вхождения и синхрони чм иллюстрируется левой частью (фиг.2ж— л). До появления первого отклика с выхода второго дешифратора 16 сигнала делитель 4 частоты заторможен блокирующим напряжением с выхода третьего элемента И 7, так как в этом случае на всех трех его входах присутствует единичный уровень. При этом 10 импульсы с выхода формирователя 3 импульсов не проходят через второй элемент И 6. С появлением первого отклика с выхода второго дешифратора

16 сигнала блокирующее напряжение с выхода третьего элемента И 7 снимается и на вход делителя 4 частоты начинает поступать импульсная последовательность. По окончании цикла деления на выходе первого дешифратора

12 сигнала возникает отрицательный импульс, который, пройдя через элемент HF. 13, вызывает появление блокирующего напряжения на выходе третьего элемента И 7, которое, однако, 25 через короткий промежуток времени (1/4 периода тактовой частоты) снимается появившимся очередным откликом с выхода второго дешифратора 16 сигнала (фиг.2л). При этом тактовая последовательность проходит через второй элемент И 6 и делитель 4 частоты и начинается отсчет очередного цикла. Таким образом, при обнаружении синхронизирующего сигнала мо35 менты появления импульсов с обоих дешифратор он сигнала совпадают.

Для исключения случаев ложной синхронизации производится анализ периодичности появления откликов с 40 выхода второго дешифратора 16 сигнала с помощью первого 8 и второго

9 триггеров, блока 11 формирования порогового уровня, четвертого элемента И 17 и последовательно соединенных диода 18 и резистора 19.

В начальный момент напряжение на выходе формирователя 11 порогового уровня близко к нулю, на инверсном выходе второго триггера 9 поддержи50 вается единичный уровень, а через резистор 19, диод 18 и открытый четвертый элемент И 17 происходит разряд конденсатора 23 формирователя 11 по.рогового уровня. Постоянная времени этой разрядной цепочки мала. При поступлении первого отклика с выхода второго дешифратора 16 сигнала первый триггер 8 переводится в единич-.

4 н<.с. с остoяние (фгп .2м), четвертый элемент И 17 закрынаетгя. При этом конденсат0p 23 формирователя 11 порогового напряжения заряжается от источника напряжения с относительно

BbIcoKo!. TIc)c ToRHHoA времени (фиг. 2н), На время действия узкого импульса (фиг ° 2и) напряжение на конденсаторе

23 незначительно уменьшается, а в следующем цикле ввиду неизменности состояний первого триггера 8 напряжение на конденсаторе 23 продолжает нарастать, приближаясь к пороговому уровню, и после пересечения порогогого уровня очередным импульсом с выхода первого дешифратора 12 сигнала второй триггер 9 изменяет свое состояние, при котором на прямом его выходе устанавливается единичное напряжение. С этого момента времени синхронизм считается установленным и третий элемент И 7 блокируется низким уровнем с инверсного плеча второго триггера 9 и циклическая работа делителя 4 частоты не зависит от наличия или отсутствия откликов на выходе второго дешифратора

16 сигнала, В состоянии синхронизации четвертый элемент И 17 закрыт, конденсатор 23 заряжен до напряжений питания и разряд конденсатора 23 возможен только через открытый первый триггер 8, к выходу которого подключена цепочка, составленная из диода и резистора формирователя 11 порогового уровня. Постоянная времени этой цепочки выбирается таким образом, чтобы изменение напряжения на конденсаторе 23 от напряжения источника питания до порогового уровня происходило после пропадания нескольких синхронизирующих откликон (практически 2-5) с выхода второго дешифратора 16 сигнала.

После устанонления синхронизма открывается первый элемент И 5 и на синхронизирующий выход устройства начинает поступать октетный (синхронизирующий) сигнал, а с входа установки третьего триггера 10 снимается блокирующее напряжение и на его выходе появляется информан онная составляющая (фиг.2р). Для изменения задержки информационной составляющей по отношению к позиции октетного сигнала в пределах всего цикла к информационному входу третьего триггера

10 достаточно подключить сигнал с

1425863 с () От ч е т Г т В уюп(е г О В !ж (?д л 1? Г Г и (. т p B 1 7 сдвига.

Формул а изобретения

Устройство для приема относите7(нного биимпульс ного сигнала, содержащее фиксатор переходов, выход которого через выделитель тактовой частоты соединены с Входом формироВателя импульсов, первый триггер, выход которого соединен с входом формирователя порогового уровня, выход которого соединен с первым входом второго триггера, единичный выход ко— тop or o и одключ ен к первому входу первого элемента И, второй и третий элементы И, делитель частоты, первый

Выход которого соединен с первым входом третьего триггера, и т л и чающееся тем,что,с целью повышения достоверности приема и сокращения времени вхождения в синхронизм, введены четвертый элемент И, диод, резистор, первый и второй деп!ифраторы сигнала, регистр . сдвига, формирователь сигнала и элемент HE выход которого соединен с первым входом третьего элемента И, с вторым входом первого элемента И и с первым входом четвертого элемента И, Вьгход которого подключен к катоду диода, анод которого через реЗИ С ТОР ПОДКЛЮЧЕН К I! ЕР ВОМУ ВХ (). !У R1 (? рого триггера, второй вход к(. т(>РОГО ПОДК71ЮЧЕН К ПЕРВОМУ ВХОДУ ПЕРВОГ()

5 триггера, к входу элемента НЕ и к выходу первого дешифратора сигнала, первый и второй входы которого подключены соответственно к первому и второму выходам делителя частоты, 1ð вход которого. подключен к выхолу второго элемента И, первый вход которого соединен с выходом формирователя импульсов, с первым входом формирователя сигнала и с первым входом

15 регистра сдвига, первый выход которого соединен с первым входом второго дешифратора сигнала и с вторым входом третьего триггера, третий вход ,которого подключен к инверсному вы2п ходу второго триггера, к второму входу четвертого элемента И и к второму входу третьего элемента И,третий вход которого подключен к Второму входу первого триггера и к выхо25 ду второго дешифратора сигнала, второй вход которого подключен к Второму выходу регистра сдвига, второй вход которого подключен к выходу формирователя сигнала, второй вход кодп торого соединен с выходом фиксатора переходов, выход третьего элемента И подключен к второму входу второго элемента И.

1425863

1o (1о1о 1 о t1 >(> п ) (о 1 t(o(Л

Р09 оаойй уо3ень P

Составитель О. Геллер

Редактор А.Козориз Техред М.Ходанич Корректор В.Бутяга

Тираж 660 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4784/56

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4