Устройство для определения свободного канала
Изобретение относится к электросвязи и обеспечивает сокращение времени обнаружения занятого канала. При опросе канала информация из него через селектор 7 каналов поступает на регистр сдвига 1 и блок 2 проверки на рекуррентность. Результат проверки на рекуррентность заносится в регистр памяти (РП) 3. Через N тактов по сигналу мультитаймера 8 начинают сбрасываться триггеры РП 3, соответствует тем входам блока 2, на которых в момент тактового импульса будут "1". Если в канале нет сигнала, то через некоторое количество тактов на выходе элемента И 4 появляется сигнал, который через элемент ИЛИ 5 переводит регистр опроса 6 на опрос следующего канала и сбрасывает мультитаймер. Мультитаймер 8 устанавливает триггера РП 3 в нулевое состояние для следующего опроса. Если в канале есть полезный сигнал, то состояние РП 3 препятствует переходу на опрос следующего канала до срабатывания мультитаймера 8. При срабатывании мультитаймера 8 по его сигналу, прошедшему через коммутатор 9, информация о занятости или свободе канала записывается в соответствующий триггер 10 занятности, а устройство переходит на опрос следующего канала. 1 ил.
Изобретение относится к электросвязи и может быть использовано для определения свободных каналов при автоматическом вхождении в связь. Цель изобретения сокращение времени обнаружения занятого канала. На чертеже представлена электрическая структурная схема устройства определения свободного канала. Устройство определения свободного канала содержит регистр 1 сдвига, блок 2 проверки на рекуррентность, регистр 3 памяти, элемент И 4, элемент ИЛИ 5, регистр 6 опроса, селектор 7 каналов, мультитаймер 8, коммутатор 9 и триггеры 10 занятости. Устройство работает следующим образом. В начале опроса очередного канала информация (в случае ее наличия) или шумовая помеха поступает через соответствующий вход селектора 7 в регистр 1 сдвига и в блок 2. Результат проверки на рекуррентность выдается по всем его выходам на триггеры-защелки регистра 3 памяти. В интервале времени N 
и триггеры регистра 3 памяти заблокированы. Это необходимо для исключения действия недостоверных данных, находящихся в регистре 1. По истечении N тактов в регистре 1 будут записаны достоверные данные, принадлежащие данному каналу, и в это время с мультитаймера 8 поступает сигнал разрешения на триггеры-защелки регистра 3 памяти. Начиная с (N+1)- го тактового импульса, начнут сбрасываться триггеры-защелки регистра 3 памяти, соответствующие тем входам блока 2, на которых в момент тактового импульса будут единичные состояния. Таким образом, с каждым тактом триггера-защелки с нулевым состоянием будет меньше и меньше, и в случае, если в канале нет сигнала, то через некоторое количество тактов, меньших i, не останется ни одного. Тогда на выходе элемента И 4 появится сигнал, который через элемент ИЛИ 5 переведет регистр 6 опроса на опрос следующего канала и сбросит мультитаймер 8 в начальное состояние. Мультитаймер 8, в свою очередь, установит триггеры-защелки регистра 3 памяти в нулевое состояние, и весь цикл повторится. При приеме полезного сигнала по истечении некоторого количества тактов, меньших io, все триггеры-защелки регистра 3 устанавливаются в единичное состояние, кроме одного, который и будет препятствовать переходу на опрос следующего канала. Так будет продолжаться до i-го тактового импульса, когда срабатывает мультитаймер 8, и с его выхода сигнал через коммутатор 9 поступит на вход соответствующего триггера 10 занятости, в который и записывается информация либо о занятости, если на соответствующем выходе регистра 3 единичное состояние, либо о свободе, если на соответствующем выходе нулевое состояние. Одновременно с записью в триггер 10 занятости соответствующего состояния через элемент ИЛИ 5 производится переход на опрос следующего канала.
Формула изобретения
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СВОБОДНОГО КАНАЛА, содержащее регистр сдвига, элемент ИЛИ и первый триггер занятости, отличающееся тем, что, с целью сокращения времени обнаружения занятого канала, в него введены селектор каналов, k сигнальных входов которого являются сигнальными входами устройства, а выход соединен с сигнальным входом регистра сдвига, последовательно соединенные блок проверки на рекуррентность, первые входы которого соединены с выходами регистра сдвига, а второй вход с выходом селектора каналов, регистр памяти и элемент И, выход которого соединен с первым входом элемента ИЛИ, регистр опроса, вход которого соединен с выходом элемента ИЛИ, а выход с управляющим входом селектора каналов, k-1 триггеров занятости, первые входы которых объединены с первым входом первого триггера занятости и соединены с соответствующими выходами регистра памяти, мультитаймер, тактовый вход которого объединен с тактовыми входами регистра сдвига и регистра памяти и является тактовым входом устройства, управляющий вход соединен с выходом элемента ИЛИ, а первый выход входом разрешения регистра памяти, коммутатор, первый вход которого объединен с вторым входом элемента ИЛИ и соединен с вторым выходом мультитаймера, второй вход соединен с выходом регистра опроса, а каждый из k выходов подключен к второму входу соответствующего триггера занятости, выходы которых являются выходами устройства.РИСУНКИ
Рисунок 1
