Устройство для вывода информации

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в качестве контроллера выходного порта ЭВМ для связи с внешними приемниками информации. Целью изобретения является увеличение производительности устройства . Устройство содержит адресный дешифратор , два регистра и элемент НЕ. При обраш,ении к контроллеру со стороны ЭВД в адресную шину посылается п-разрядный код адреса, а в шину данных - d-раэрядный код данных. Дешифратор реагирует только на m старших разрядов .адреса, а остальные 1 разрядов служат для передачи данных наряду с d разрядами, посылаемыми, как обычно, по шине данных. При этом d- и 1-разрядный коды одновременно записываются в первый и второй регистры контролльра, так что эти регистры можно рассматривать как единый (d-п-т)-разрядный регистр, доступ к которому возможен за одно обращение со стороны ЭВМ. Например, 16-разрядная ЭВМ при выполнении одной команды пересылки типа регистр-память способна одновременно сменить :чнформа11ию во всех разрядах 30-разрядного выходного порта. 3 ил. с с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 5114 G 06 F 13/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4218704/24-24 (22) 01.04.87 (46) 30.10.88. Бюл. № 40 (75) Б. В. Шевкопляс (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1129615, кл. G 06 F 11/22, 1984.

Шевкопляс Б. В. Микропроцессорные структуры: инженерные решения. М.: Радио и связь, 1986, с. 21. (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в качестве контроллера выходного порта ЭВМ для связи с внешними приемниками информации. Целью изобретения является увеличение производительности устройства. Устройство содержит адресный де„„ЯЦ„„, 1434446 А1 шифратор, два регистра и элемент НЕ. При обращении к контроллеру со стороны ЭВМ в адресную шину посылается п-разрчдный код адреса, а в шину данных — d-разрядный код данных. Дешифратор реагирует только на m старших разрядов адреса, а остальные 1 разрядов служат для передачи данных наряду с d разрядами, посылаемыми, как обычно, по шине данных. При этом и 1-разрядный коды одновременно записываются в первыи и второй регистры контроллера, так что эти регистры можно рассматривать как единый (Й вЂ”, и — гп) -разрядный регистр, доступ к которому возможен за одно обращение са стороны ЭВМ. Например, 16-разрядная ЭВМ при выполнении одной команды пересылки пипа арегистр-память>.

CO способна одновременно сменить пнформапик во всех разрядах 30-разрядного выходно,о порта. 3 ил.

С:

1434446

Формула изобретения

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении системы связи ЭВМ с приемниками информации, например, при необходимости одновременной передачи информации от ЭВМ к нескольким цифроаналоговым преобразователям, что может иметь место при формировании координатных напряжений для высвечивания точки на экране электронно-лучевой трубки.

Целью изобретения является увеличение производительности.

Hа фиг. показана типовая структура системы управления объектом; на фиг. 2— функциональная схема уcTp()HcTBB; на фиг. 3 пример распределения адресного пространства системы.

Система (фиг. 1) содержит ЭВМ 1, группу связей (магистраль) 2, включающую в сеоя и-разряднук> адресную шину 3, d-разрядную шину 4 данных и g-разрядную (д>

>2) шину 5 управления, узел 6 для сопряжения приемников информации с ЭВМ, узел

7 для сопряжения источников информации с

ЭВМ, управляемый объект 8, содержащий группу приемников 9 и источников 10 информации.

На фиг. 1 также обозначены вход — выход !

1; входы 12, 13, выход 14 узла 6; вход-выход 15, вход 16, выход 17, вход 18 узла 7.

Узел 6 для сопряжения приемников информации с ЭВМ (фиг. 2) содержит первый регистр 9, второй регистр 20, дешифратор 21 и элемент НЕ 22.

Возможный вариант распределения адресного пространства системы, показанной на фиг. 1, приведен на фиг. 3. Отрезок прямой 23 отображает множество адресов, которые ЭВМ способна сформировать на адресной шине 3.

Система, показанная на фиг. 1, работает следующим образом.

В исходном состоянии ЭВМ 1 выполняет программу, не связанную с обменом информацией с управляемым объектом 8. При этом адреса, генерируемые машиной на празрядной шине 3, относится к зоне L (при обращении к ячейкам внутренней памяти

ЭВМ) или к зоне Q (при обращении к регистра м устройств ввода-вывода, входящих в состав ЭВМ).

Если программа, выполняемая машиной, предписывает обменяться информацией с управляемым объектом 8, а именно произвести ввод или вывод некоторой группы битов, то на адресной шине 3 формируется адресный код, который опознается соответственно узлом 7 или 6.

При выполнении операции ввода информация с выходов источников 10 передается по входу 18 в узел 7 и далее, по выходу 17— в шину 4 данных магистрали 2. Истинность установленных на шине 4 данных подтверж5 l0 !

55 дается узлом 7 путем выдачи ответного сигнала по входу-выходу 15 в одну из линий шины 5 управления. Получив ответный сигнал, ЭВМ считывает данные с шины 4 и снимает с магистрали 2 адресный код и управляющий сигнал, подтверждающий его исти н ность.

Узел 7, в свою очередь, снимает с магистрали 2 код данных и сигнал, подтверждающий истинность этого кода.

Адреса, относящиеся к программно-доступным элементам узла 7, как предполагается, лежат в зоне (,) (фиг. 3), так же как и адреса регистров устройств ввода-вывода

ЭВМ. Узел 7 может быть выполпен по известной схеме.

Узел 6 работает следующим образом.

Для выдачи кода на выходы 14 узла 6

3BN формирует на адресной шине 3 адресный код, распознаваемый узлом 6 как «свой», на шине данных 4 — код данных и на управляющем входе дешифратора 21 — сигнал подтверждения истинности адреса (и данных) в виде напряжения низкого уровня.

Для дешифрации «своего» адреса в узле 6 используются не все п разрядов, а только m старших разрядов адресного кода.

Далее для определенности предполагается, что и= — d= 16, m =2, а дешифратор 21 формирует на выходе единичный сигнал при попадании адреса в зону М (фиг. 3), характеризуемую комбинацией «1Оа> в двух старших разрядах адреса.

Получив сигнал низкого уровня напряжения на управляющем входе при наличии комбинации «10 » в двух старших разрядах адреса, дешифратор 2! формирует на выходе единичный сигнал, по фронту которого в регистре 19 фиксируется 16 — разрядный код данных, а в регистре 20 — 4-разрядный код, принятый с адресной шины, который не используется для дешифрации и рассматривается как «добавка» к коду, принятому обычным путем — с шины данных. Таким образом, за одно обращение со стороны

16-разрядной ЭВМ производится одновременная загрузка пары регистров 19 и 20, которые могут рассматриваться как единый

30-разрядный регистр.

Единичный сигнал с выхода дешифратора 21 происходит через элемент HE 22, далее в ЭВМ, которая расценивает получение этого сигнала как отвег от адресуемого абонента. Приняв ответный сигнал, ЭВМ освобождает шины 3, 4.

Устройство для вывода информации, содержащее первый регистр, дешифратор и элемент НЕ, причем информационные входы дсшифратора являются входами устройства для подключения к первой группе m стар1434446

3 ших разрядов адресных шин ЭВМ, выход дешифратора соединен с синхровходом первого регистра и входом элемента НЕ, выход которого является выходом устройства для подключения к стробирующему входу ЭВМ, а стробирующий вход дец ифратора является входом устройства. для подключения к стробирующему выходу ЭВМ, информационные входы первого регистра являются входами устройства для подключения к шинам данных ЭВМ, выходы первого регистра явля1О ются выходами устройства для подключения к первой группе информационных вхо4 дов приемников информации, отличающееся тем, что, с целью увеличения производительности, в устройство введен второй регистр, информационные входы которого являются входами устройства для подключения к второй группе 1 младших разрядов адресных шин ЭВМ (причем 1+ гп = и, где п — — общее число разрядов адресных шин ЭВМ), а выходы второго регистра являются выходами устройства для подключения к второй группе информационных входов приемников информации, синхровход второго регистра соединен с выходом дешифратора.

l434446

"О

L: 0000-7 7Р7(32К) 01

И: В000-ЬГГГ(аК) 10

g:toou-FUFF(_#_) б4К-1 (а =!б) юг.з

Составитель Г. Стернин

Редактор М. Циткина Техред И. Верес Корректор В. Романенко

Заказ 5556/5! Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производствекчо-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4