Линейный интерполятор

 

Изобретение относится к линейным интерполяторам и может быть использовано в телевизионной технике в устройствах интерактивной графики и интерактивной живописи, в устройствах : ел акции видеосигнала сложной формы и генераторах границ спецэффекта на основе светового пера, а также в автоматике и вычислительной технике в устройствах графического

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (Н) (5Н 4 G 05 В 19/18

Г тх

ЕУ ьЛ ;;.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

;(21) 4232008/24-24 (22) 20.04.87 (46) 23. 11.88. Бюп. Ф 43, (71) Ленинградский институт авиационного приборостроения (72) Ю.Г.Игнатьев, N.M.Ëåoíoâ и В.Я.Сорин (53) 621.503.55 (088.8) (56) Авторское свидетельство СССР

9 554610, кл. G 05 В 19/ 18, 1975.

Авторское свидетельство СССР

У 920636, кл. G 05 В 19/18, 1980.! (54) ЛИНЕЙНЬЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к линейным интерполяторам и может быть использовано в телевизионной технике в устройствах интерактивной графики и интерактивной живописи, в устройствах селекции видеосигнала сложной формы и генераторах границ спецзффекта на основе светового пера, а также в автоматике и вычислительной технике в устройствах графического! 439534 отображения информации. Целью изобретения является повышение быстродействия и расширение функциональных возможностей за счет формирования координат точек при интерполяции и сигнала окончания интерполяции. Линейный интерполятор содержит первый 1, второй 2 и третий 3 блоки суммирования, первьпл 4, второй 5 и третий 6 коммутаторы, блок 7 вычисления оценочной функции, четвертый коммутатор 8, регистр 9-оценочной функции, блок 10 формирования сигналов интерполяции, блок 11 счетчиков адресных сигналов

9 элок i? сравнения и блок 13 управлеИзобретение относится к линейным интерполяторам и может быть использовано в телевизионной технике, .в устройствах интерактивной графики и интерактивной живописи, в устрой=твах селекции вицеосигнала сложной формы и генераторах границ спецэффекта на основе светового пера, а также в автоматике и вычислительной технике, в устройствах графического отображения информации, Цель изобретения — повышение быстродействия и расширение функциональных возможностей за счет формиро:вания координат точек при интерполяции, а также формирования сигнала окончания интерполяции.

На фиг. 1 изображена функциональная схема интерполятора; на фиг. 2 — 20

:хема первого, второго и третьего блоков суммирования; на фиг, 3 — схема блока вычиоления оценочной функции; на фиг. 4 — схема четвертого коммутатора; на фиг. 5 — функциональ-25 ная схема блока формирования сигналов интерполяции; на фиг. 6 . — схема блока сравнения; на фиг. 7 " функциональная схема блока управления; на фиг. 8 — временные диаграммы работы блока управления.

Линейный интерполятор (фиг. 1) содержит первый 1, второй 2 и третий 3 блоки суммирования, первый 4, второй

5 и третий 6 коммутаторы, блок 7 выния. Введение в линейный интерполйтор третьего и четвертого коммутаторов, счетчиков адресных сигналов, б лока управления и их связей обеспечивает повышение быстродействия за счет уменьшения времени выполнения первого шага путем замены. части арифметических операций определения начального значения оценочной функции логическими, а также обеспечивает расширение функциональных возможностей интерполятора за счет формирования координат точек в процессе интерполяции и сигнала останова по его окончании. 2 з.п. ф-лы, 8 ил. числения оценочной функции, четвертый коммутатор 8, регистр 9 оценочной функции, блок 10 формирования сигналов интерполяции, блок 11 счетчиков адресных сигналов, блок 12 сравнения и блок 13 управления.

Первый 1 блок суммирования (фиг.2) содержит сумматор 14,инверторы 15.1-15,N 16, управляемые инверторы 17.1-17.N. Второй 2 и третий

3 блоки суммирования выполнены идентично первому блоку 1 суммирования.

Блок 7 вычисления оценочной функции (фиг.3) содержит сумматор 18 и инверторы 19. 1-19. N.

Четвертый коммутатор (фиг.4) содержит мультиплексор 20, элемент 21 сравнения и инвертор 22.

Блок 10 формирования сигналов интерполяции (фиг. 5) содержит стробирующий элемент 23, первый 24.1 и второй 24.2 коммутаторы, с первого 25.1 по четвертый 25.4 элементы И-НЕ, первый 26.1 и второй 26.2 инверторы.

Блок 12 сравнения (фиг.6) содержит два многоразрядных элемента 27. 1 и 27.2 сравнения, два элемента 28.1 и 28.2 стробирования, два триггера

29.1 и 29.2 и элемент 30 совпадения.

Блок 13 управления (фиг. 7) содержит делитель 31 частоты, элемент 32 разрешения, первый 33.1, второй 33.2 и третий 33.3 мультивибраторы и триггер 34.

А+В+ 1 приА В;

А — В

А+ В при А В, 45 где А и  — коды чисел, поступающие соответственно на первый и вторые входы блоков суммирования, В том случае, когда А > В, происходит переполнение разрядной сетки сумматора 14 (фиг.2), что вызывает появление уровня логической на выходе переноса старшего разряда этого сумматора (Р = 1). Появившаяся "1" на выходе переноса старшего разряда сумматора 14 склады.вается с результатом сложения А + 3 и окончательный результат в прямом

50!

Интерполятор работает следующим образом.

Элементарные перемещения в процессе интерполяции отрезка суммой за1

5 данного координатами начальных и конечных точек по оси Х(Хд, Х ) и

Y(Y» У ), осуществляются на основании расчета в Каждом такте интерпо4; ляции значения оценочной функции 10 при этом, если U; > О, осуществляются элементарные перемещения по координатам Х и Y (шаг XY), если U,, < 0Ä осуществляется элементарное перемещение по координате с большим 15, перемещением. Обозначим меньшее из координатных перемещений ЬХ = /XA— X>/ и GY = Y,ä — Y / через M. В исходной точке интерполяции значение П< принимают равным М. Далее про- 20 изводят логическое определение направления первого шага: .U< =M, если

U < > О, — шаг ХУ, если U< =Π— шаг в канале большего перемещения.

Дапьнейшее значение оценочной 25 функции рассчитывается следующим образом:

U„, > О; U = U,", — Ь Z — шаг XY.

U 0 U = М вЂ” U- — шаг в ка<-< <-1 боль- Зо шего, где .Ь Z = /5X — ЬУ/

В первом 1 и втором 2 блоках суммирования происходит вычитание поступающих на их входы кодов начальных и конечных значений координаты

Х и начальных и конечных значений координаты Y соответственно. Вычита йие выполняется как операция сложения с последующим логическим управлением выдачей окончательного результата, а именно

34 коде через управляемые инверторь<

17. 1 — 17.N поступает на выходы блока.

При А В переполнения разрядной сетки сумматора 14 не происходит (Р = О), а результат сложения А + В поступает на выход сумматора 14 в инверсном коде. Подключения "Прямо" и "Инверсно" выходов сумматора 14 с выходом блока суммирования обеспечиваются управляемыми инверторами

17.1-17.N по сигналу переноса старшего разряда этого сумматора. Выход переноса старшего разряда. сумматора

14 является знаковым выходом блоков суммирования.

После того как на выходах первого

1 и второго 2 блоков суммирования выставляется значение разностей h Х, d Y по координатам Х и У, они поступают на первые и вторые входы от третьего 3 блока су<<мирования, осуществляющего операцию h,Z = А Х вЂ” Ь У, Работает третий 3 блок суммирования идентично первому 1 и второму 2 блокам суммирования. Одновременно коды о Х и hY поступают на первые и вторые входы первого 4 коммутатора, который пропускает на свой выход в интервале интерполяции меньшее из К Х и А У в обратном .коде по сиг" налу Р со знакового выхода третьего 3 блока суммирования.

Четвертый коммутатор 8 (фиг. 4) предназначен для осуществления первого шага алгоритма интерполяции.

Первые информационные входы мультиплексора 20 подключены к первым входам и знаковому входу четвертого коммутатора 8, а вторые информационные входы — к вторым входам четвертого коммутатора 8 и выходу инвертора 22.

Выходы мультиплексора 20 являются выходами данных и знака, а управляющий вход — соответственно управляющим входом, Блок работает следуюшим образом.

Перед началом интерполяции на вторых входах М вЂ” М четвертого коммуй гатора 8 выставляется значение меньшего из цХ и ЬУ. В элементе 21 сравнения происходит сравнение каждоею вю го разряда числа М с логической 1 так как число М подается в инверсном коде. Выходной сигнал элемента 21 сравнения, через инвертор 22 посту" пает на вход мультиплексора 20 и представляет собой сигнал переноса

Рр . при M ) О Р,„= 1,при М = О

14395

Р„„ = О. Импульсом Fo поступающим с четвертого выхода блока 13 управления на управляющий вход четвертого коммутатора 8, мультиплексор 20 переключается таким образом, чтобы входы

И, — M < и Р> были подключены к выходу четвертого коммутатора 8. Первым пришедшим с пятого выхода блока

13 управления импульсом F (фиг.1) 10 число И и знак P записываются в реМ гистре 9 оценочной функции, а по первому импульсу F< c первого выхода. блока 13 управления происходит выполнение первого шага интерполяции, 15

После окончания импульса Fp мультиплексор 20 поцключает выходы данных и знака блока 7 вычисления оценочной функции к входам данных и знака регистра 9 оценочной фун-акции. 20

Работой блока 7 вычисления оценочной функции управляют второй 5 и третий б коммута" îðû. Оценочная функция позволяет определять необхади. масть проведения или комбинированного шага по двум координатам или шага

l в направлении большей разности из, Х и а Y. На вторые и первые входы третьего коммутатора 8 соответственно поступают с выхода регистра 9 аценоч- 0 ной функции результаты циклических ,вычислений блоком 7 вычисления опеночной функции (код U) а с выхода первого коммутатора 4 — код меньшего из Ь Х и Ь7. На первые и вторые входы второго коммутатора 5 поступает код разности 6Z и значения оценочной функции (код а). Цикличность вычислений осуществляется записью результатов вычислений числа U па сиг- 40 налу Р с пятого выхода блока 13 управления, который поступает на вход синхронизации регистра 9 оценочной функции.

Работой второго 5 и третьего 6ком1 мутаторов управляет сигнал Р> с выхода переноса старшего разряда сумматора 18 блока 7 вычисления оценочной функции, который записан в регистр 9 оценочной функции. Первые и вторые входы сумматора 18 являются первьми и вторыми входами, а в,ыходы инверторов 19,1-19.N-соответственно выходами данных блока 7 вычислений оценочно% функции, при этом выход переноса старшего разряда сумматора 18 подключен к входу переноса младшего разряда этого сумматора и является энако34 6 вым выходом блока 7 вычисления оценочной функции.

В там случае, когда P„ = 1 (U О), на вторые входы блока 7 вычисления оценочной функции поступает результат предыдущего цикла вычислений, а на первые входы — обратный код

5 Z. Если же Р„= 0 (U О), то на вторые входы блока 7 вычисления оценочной функции поступает код меньшегo иэ К Х и 67, а на первые входы— обратный код числа U.

Блок 13 управления служит для синхронизации работы всех блоков интерполятора и работает следующим образом.

На вход делителя 31 частоты (фиг. 7) поступает внешний сигнал с тактовой частотой Г . Его коэффициент деления подобран таким образом, чтобы интерполятор работал синфазно с внешним ОЗУ, в которое записываются с выхода устройства координаты интерполируемых точек. С выхода делителя частоты деленная частота F лог ступает на первый вход элемента 32 разрешения, на третий и второй входы которого подаются внешний сигнал разрешения интерполяции и сигнал "Останов" с выхода блока 12 сравнения. ЧаI стота F с гыхода элемента 32 разрешения поступает на первый 33.1 и второй 33. 2 мультивибратары, которые срабатывают соответственно IIO задне1 му и переднему фронтам частоты F u

Формируют сигналы F, F,, и Гц. Импульсные последовательности с час тотами Р„и Р сдвинуты одна относительно другой на время, необходимое для расчета направления шага в блоке

7 и вычисления оценочной функции. На третьем выходе блока 13 управления, соединенном с первым выходом второго мультивибратора 33.2, формируется последовательность F (инверсная). Сиг0 нал разрешения интерполяции поступает также и на третий мультивибратор

33.3, который формирует импульс F> на втором выходе блока 13 управления, по которому происходят начальная установка счетчиков в блске 11 счетчиков адресных сигналов и сброс триггеров 29.1 и 29„2 в блоке 12 сравнения (фиг.б). Импульс Fн также взводит триггер 24, выходной сигнал Fp которого поступает на четвертый выход блока 13 управления и является

14395 управляющим сиг налом для четвертого коммутатора 8. Временные диаграммы блока 13 управления представлены на фиг ° 8.

Блок 10 формирования сигналов интерполяции работает следующим образом.

В интервале интерполяции на сигнальный вход стробирующего элемента 1О

23 (фиг.5) поступают импульсы частоты F>, а на его управляющий вход поступает сигнал Р> со знакового выхода регистра 9 оценочной функции.

На выход стробирукщего элемента 23 15 импульсы частоты FU проходят только в случае, когда P = 1.

В зависимости от сигнала Р 2, поступающего на управляющие входы первого 24.1 и второго 24.2 коммутато- 20 ров, на выходы этих ксммутаторов проходят либо импульсы с выхода элемен- та 23 разрешения, либо импульсы частоты Р„, причем если на выходы первого коммутатора 24.1 проходят импуль- 25 сы частотой Ггг, то на BbKog второго коммутатора 24.2 проходят импульсы с выхода элемента 23 разрешения (Р4 = 1) и наоборот (Р = О).

Сигналы с выхода коммутатора 30

24. 1 поступают на входы схем 25.1 и 25.2 разрешения.

В случае, когда Рь = 1, импульсы с выхода первого коммутатора 24.1 проходят через первый элемент И-НЕ

25.1, в случае РА =Π— через второй элемент И-НЕ 25. 2.

Подобным же образом импульсы с выхода второго коммутатора 24. 2 проходят через третий 25.3 или четвер- 40 тый 25.4 элемент И-НЕ в зависимости от значения сигнала Р

Выходы первого 25.1 и второго

25.2 элементов И-НЕ соединены соответственно с входами прямого и обрат- 45 ного счета счетчика адресных сигналов по координате Х блока 11 счетчиков адресных сигналов, а выходы третьего

25.3 и четвертого 25.4 элементов

И-НЕ соединены соответственно с вхо- 50 дами прямого и обратного счета счетчика адресных сигналов по координате

Y того же блока.

Первый 2б.1 и второй 26.2 инверторы. служат для получения парафазных сигналов Р 1 и Рь .

Таким образом, в каждом интервале интерполяции на одном из выходов F

+ и Х или F и Х появляется последова14 8 тельность импульсов, сформированная в направлении строчной развертки, а на одном из выходов F„Y z F„Y- по следовательность импульсов, сформированная в направлении кадровой развертки.

Блок 11 счетчиков адресных сигналов осуществляет формирование координат точек интерполируемой линии н работает следующим образом, Перед первым расчетным шагом по сигналу из блока 13 управления производится запись начальных координат

Х и Y. По результатам последующих расчетнык шагов на выходах блока 10 формирования сигналов интерполяции формируются импульсы, которые поступают с выходов первого 25.1, второго

25.2, третьего 25 ° 3 и четвертого

25.4 элементов И-НЕ на входы прямого и обратного счета счетчиков в блоке

11 счетчиков адресных сигналов. На выходах этих счетчиков формируются коды адреса интерполированной точки.

Блок 12 сравнения (фиг.G) служит для остановки процесса интерполяции при достижении конечпого значения координат Х а и Уь и состоит из двух многоразрядных элементов. сравнения—

27. 1 (по координате Х) и 27. 2 (по координате Y), на первые входы которых поступают текущие значения координаты с выходов счетчиков блока 11, счетчиков адресных сигналов, а на вторые — код конечного значения координаты интерполяции. При совпадении кодов текущего и конечного значений по каждой из координат Х и Y на выходах многоразрядных элементов 27.1 и 27.2 сравнения формируются сигналы, которые через элементы 28. 1 или 28.2 стробирования взводят триггеры 28.1 и 28.2. Необходимость использования триггеров возникает в связи с воэможностью неодновременного достижения конечной координаты по каналам Х и

Y. Сигналы с выходов триггеров 29.1 и 29.2 суммируются на элементе 30 совпадения и поступают на первый вход блока 13 управления. В начале следующего такта интерполяции триггеры сбрасываются в "0" по сигналу с второго выхода блока 13 управления °

Таким образом, введение навык блоков и их связей позволяет повысить быстродействие линейного интерполятора за счет уменьшения времени вы9 1А395

IIi> I»»pl»I»I» первого шага путем замены, части арифметических операций IIQ определению начального значения оце-ночной функпии на логические а такС же обеспечивает расширение функциональных воэможностей интерполятара за счет формирования в устройстве координат точек в праце>ссе RHTepIlo— ляции и сигнала останова по его окон- 1О чании.

1. Линейный и*терполятор, содержа щий п ер вый, второй, тр етий блоки: суммирования, первый и второй коммутаторы, блок вычисления оценочной функции, perBcòp оценочной функции, знаковьп» выход которого»»одключен к управляющему входу второ-о коммутатора, выходы первого блока суммирования соединены с первыми входами первоГО кОммутатОра а ВыхОды втОрагo коммутатора подключены к первым вхо- 2б дам блока вычисления оценочной функ"ции, отличающийся тем, что, с целью повышения быстрадейстBI»R и расширения функциональных возмокнастей эа счет формирования координат точек при интерполяции, а также фар»пирования сигнала окончания интерполяции. в него введены третий

H четвертьгй ко»»мутатор, >лак формиpo

35 ва:-Б»я сигналов интерполяции, блок сч етчиков адр есных сигналов, блок сравнения и блок управления, причем первые и вторые входы первого блока суммирования подключены сооТВВТОТ2. Интерполятор llo п. 1, о т л ич а ю шийся тем, что блок формирования сигналов интерполяции содержит стробирую»»»»»и элемент, первый и BTGPQA KGM TRT<>l>hI, и PРРьц» и ВТО

Формула и э об р е т е ни я венно к шинам данных начальных и ко- 4 нечных значений координаты Х, первые и вторые входы второго блока суммирования подключены соответственно .к пинам данных начальных и конечных значений координаты У, первые входы третьего блока суммирования подкл»очены к вь>хода»» первого блока суммирования, а вторые входы третьего блока суммирования соединены с вторыми входами первого коммутатора и выходами второго блока суммирования, первые вхоцы второго коммутатора соединены с выхоцами третьего блока су»миравания, выходы данных и знаковый выход алака вычисления оценочной функции подключены соответственно к первым входам и знаковому входу че IBppтога ко »мутатора, вторые входы к >т<>»о» О саед "»l»el»bl с первыми входами третьего коммутатора и выходами первого коммутатора, при этом вторые входы второго и третьего коммутаторов обьединень» и подключены к выходу данных регистра оценочной функции, входы данных и знаковый вход которого соединены соответственно с выходами данных и знаковым выходом четвертого коммутатора, выходы третьего коммутатора подключены к вторым входам блока вычисления оценочной функции, первый и второй входы блока формирования сигналов интерполяции соединены соответственно со знаковыми выходами первого и второго блоков суммирова-ния,третий вход соединен с управляющим входом третьего коммутатора и знаковым выходом регистра оценочной функции„ четвертый вход соединен с первым выходом блока управления, а пятый вход соединен с управляющим входом первого коммутатора и знаковым выходом третьего блока суммирования, выходы бло"à формирования сигналов интерполяции подключены к счетным входам блока счетчиков адресных сигналов. первые и вторые информационные входы начальной установки которого подключены соответственно к шинам данных начальных значений координат

Х и Y первые и вторые выходы подключены соответственно к первым и вторым входам блока сравнения, выход блока сравнения соединен с первым входом блока управления, третьи и четвертые входы блока сравнения подключены соответственно к шинам конечных значений координат Х и У, пятый вход блока сравнения соединен с вторым выходом блока управления и управляющим входом начальной установки блока счетчиков адресных сигналов, третий выход блока управления соединен с шестым входом блока сравнения, второй вход блока управления является входом тактовой частоты интерполятора, а третий входс входом сигнала разрешения интерполяции, при этом четвертый выход блока управления подключен к управляющему входу четвертого коммутатора, а пятый выход — к входу синхронизации регистра оценочной функции.

1439534

l2 рой инверторы, с первого по четвертый элементы И-HE при этом управляющий вход стРобирующего элемента является третьим входом блока, а сиг- 5 нальный вход, объединенный с первьми входами. первого и второго коммутаторов, является четвертым входом блока, выход стробирующего элемента подключен к объединенным вторым входам 10 первого и второго коммутаторов, управ" ляющие входы которых также объединены и подключены к пятому входу блока, вход первого инвертора соединен с первым входом второго элемента И-HE 15 и является первым входом блока, выход первого инвертора соединен с пер: вым входом первого элемента И-НЕ, вторые входы первого и второго элементов объединены и подключены к 20 выходу первого коммутатора, вход второго инвертора соединен с первым входом четвертого элемента И-HE и является вторым входом блока, выход второго инвертора соединен с первым вхо- 25 дом третьего элемента И-НЕ, вторые входы третьего и четвертого элементов

И-НЕ подключены к выходу второго коммутатора, а выходы с первого по

30 четвертый элементов И-НЕ являются выходами блока.

3. Интерполятор по и.1, о т л ич а ю шийся тем, что блок управления содержит делитель частоты, элемент разрешения, первый, второй и третий мультивибраторы и триггер,.при этом вход делителя частоты является вторым входом блока управления, а выход соединен с первым входом элемента разрешения, второй вход которого является первым входом блока, а третий вход подключен к входу третьего мультивибратора и является третьим входом блока, выход элемента разрешения подключен к входам первого и второго мультивибраторов, выход первого мультивибратора является пятым выходом блока, прямой выход второго мультивибратора подключен к первому входу триггера и является первым входом блока, а инверсный выход первого мультивибратора является третьим выходом блока, выход третьего мультивибратора подключен к второму входу триггера и является вторым выходом блока, выход триггера является четвертым выходом блока.

1439534

1439534

1439534

7ЧПГ

ВФ о

Составитель A.Àíèêèí

Техред Л.Олийнык Корректор Л.Пилипенко

Редактор A.Kîçîðèç

Тираж 866 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6072/45 н я 4

Производственно-полиграфическое предприятие„ г. Ужгород, ул. Проектная,