Генератор тестовых воздействий
Генератор относится к средствам айтоматического контроля и диагностики цифровых объектов при юс производстве и техническом обслуживании. Цель изобретения - повышение быстро-, действия. Генератор содержит выходной регистр, первую группу элементов И 2j лок 3 регистров масок, дешифратор 4, регистры 5,6, арифметикологическое устройство 7, блоки мультиплексоров 8,9, вторую группу элементов И 10, блок 11 памяти, генера
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУ БЛИН
„„SU„„1439564 A 1
ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСИОМЪ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4206927/24-24 (22) 06.03.87 (46) 23,11.88. Вюл. Я 43 (71) Киевский научно-исследовательский и конструкторский институт периферийного оборудования (72) А.А.Каданский, В.Н.Королев, О.Д.Руккас и В.П.Оидоренко (53) 681.325 (088.8) (56) Авторское свидетельство СССР Ф 468211, кл, G 06 Р 1/02, 1975. Авторское свидетельство СССР У 767743, кл. G 06 F 1/02 1980, (54) ГЕНЕРАТОР ТЕСТОВЫХ ВОЗДЕЙСТВИЙ (57) Генератор относится к средствам автоматического контроля и диагности" ки цифровых объектов при их проиэводстве и техническом обслуживании. Цель изобретения — повьаиение быстро-, действия. Генератор содержит выходной регистр, первую группу элементов И 2, блок 3 регистров масок, дешифратор 4, регистры 5,6, арифметикологическое устройство 7, блоки мультиплексоров 8,9, вторую группу элементов И 10, блок 11 памяти, генера1439564 тор 12 псевдослучайных кодов, блок 13 управления, буферные регистры 14, 15, первую 16 и вторую 17 группы вхо-, дов, выход 18. Генератор 12 псевдо случайных кодов содержит регистр сдви ra и сумматор по модулю два. Блок 13 управления содержит блок памяти микрокоманд, счетчик, регистр,.микро" . команд, дешифратор микрокоманд, ре" гистр адреса, формирователь стробиру2 вий, содержит блок 21 памяти, счетчик 22 и регистр 23 микрокоманд, дешифратор 24 микрокоманд, регистр 25 адреса, формирователь 26 стробирующих 5 сигналов, узел 27 синхронизации, так" товый генератор 28, счетчик 29 так тов, триггер 30 пуска и буферный регистр 31. АДУ 7 представляет собой универ10 сальное арифметико-логическое устройство и может быть реализовано по известной схеме. Генератор работает следующим образом ° Перед началом генерации производится загрузка данных, необходимых для формирования испытательных последовательностей, в блок 11 памяти через буферный регистр 15, при этом 20 адреса загружемых ячеек блока 11 памяти принимаются s регистр 25 через буферный регистр 31. Через этот же регистр с входа 16 s блок 21 памяти микрокоманд загружается микропрограмма, определяющая последовательностьопераций генератора в каждом такте, с использованием для задания адресов. блока 21 памяти счетчика 22, в счетчик 29 тактов - общая длина (в так30 35 триггер 30 пуска, который включает тактовый генератор 28. В процессе работы происходит выборка микрокоманд из блока 21 памяти. Прочитанная микрокоманда принимается в регистр 23 Изобретение относится к вычислительной технике, в частности.к сред, ствам автоматической проверки цифро вых объектов, и может быть использовано для функционального контроля процессоров, контроллеров, запоминаю,щих устройств и прочих блоков и уз,лов ЭВМ, а также других средств циф;ровой техники при их производстве и техническом обслуживании. Цель изобретения - повышение быстродействия генератора. На фиг.1 представлена структурная, схема предЛагаемого генератора, на фиг.2 — схема генератора псевдослу1 чайных кодов; на фиг.3 — схема .блока управления, на фиг.4 - временная ди1 аграмма работы генератора; на фиг.5формат микрокоманд блока управления. Генератор (фиг 1) тестовых воз.действий содержит выходной регистр 1, первую группу элементов И 2, блок 3 регистров маски, дешифратор 4, регистры 5 и 6, арифметико-логическое устройство (АЛУ) 7, второй 8 и первый 9 блоки мультиплексоров., вторую группу элементов И 10, блок 11 памяти, генератор 12 псевдослучайных кодов, блок 13 управления, буферные регистры 14 и 15, первую 16 и вторую 17 группы входов и выходы 18 генератора тестовых воздействий. Генератор псевдослучайных кодов (фиг.2) содержит регистр 19 сдвига и сумматор 20 по модулю 2. Блок 13 управления (фиг.3), предназначенный для подачи управляющих и стробирующих сигналов на остальные блоки генератора тестовых воэдейст-, ющих сигналов, узел синхронизации, тактовый генератор, счетчик тактов, триггер пуска, буферный регистр. Цель изобретения достигается за счет введения (m-1) регистров масок, образующих блок 3 регистров масок, дешифратора 4, групп элементов И 2,10, блоков мультиплексоров 8,9, регистров 5,6, буферных регистров 14 15. 1 э.п. ф-лыу 5 ило тах) испытательной последовательности, в счетчик 22 - начальный адрес микропрограммы в блоке 21 памяти. После завершения ввода начинается процесс генерации, для чего вводится 9564 ВО время первой фазы в течение S тактов возможна запись значений последовательности иэ блока 11 памяти, в соответствующие разряды выходного регистра 1, что дает возможность по50 давать на Объект диагностирования различные S-тактные детерминированные сигналы. Вторая фаза состоит из (m-1) тактов, в каждом из которых происхо" дит запись полученного в конце первой фазы псевдослучайного кода с регистра 5 в соответствующие разряды выходного регистра 1. Каждая микрокоманда записи в выходной регистр з 143 микрокоманд„ часть ее поступает далее на дешифратор 24 микрокоманд, а в счетчике 22 в зто время формируется адрес следующей микрокоманды, т.е. выполнение текущей команды совмещается с чтением следующей. Каждая микрокоманда содержит поле адреса блока 11, памяти, который принимается из блока 21 памяти в регистр 25 адреса блока 1 1 памяти, поле кода операции АЛУ 7, поле кода выбора одного из регистров 3. 1-3.m маски, поле управления вторым 8 и первым 9 блоками мультиплексоров и управляющие разряды, с помощью которых задается выдача стробирующих сигналов в блоки генератора тестовых воздействий, Зти сигналы вырабатываются формирователем 26 под действием импульсов тактового генератора 28. Сигналы для внутрен- . них узлов блока синхронизации вырабатываются узлом 27. При выполнении микрокоманд переходов новое значение счетчика 22 формируется путем передачи в него адреса из регистра 23 (при естественном следовании микрокоманд содержимое счетчика 22 формируется увеличением на единицу его предыдущего состояния) . В каждом такте происходит уменьшение на единицу содержимого счетчика 29 тактов, по . достижении им нулевого значения, т,е. по окончании формирования всей испытательной последовательности, счет- чик 29 выдает сигнал, сбрасывающий триггер 30 пуска, который блокирует тактовый генератор 28,и, следовательно, останавливает генератор Тестовых воздействий. Сброс триггера ЗО возможен до окончания формирования испытательной последовательности сигналом, поступающим извне через буферный регистр 31. После пуска процесс генерации испытательной последовательности происходит следующим образом. В начале s каждый из регистров блока 3 регистров маски записывается содержимое одной из ячеек области памяти блока 11, в которой записаны маски. Эта область памяти имеет следующее содержимое: в (m-1)-й ячейке каждого i-ro разряда генератора, входящего в группу, для которой формируется псевдоциклический код, записан один сигнал, разрешающий запись в выходной регистр 1, и остальные запрещающие сигналы, причем номера ячеек, в которых записаны разрешающие сигналы, для кидого i-го разряда группы отличаются друг От друга, в последней, m-й ячейке Разрешающие сигналы записаны в тех разрядах генератора, по которым будет производится выдача детерминированных сигналов. Эта часть микропрограммы выполняется один раз на всю 10 испытательную последовательность независимо от ее длины. Затем начинается собственно формирование испытательной последовательности, получаемой в результате многократного циклл15 ческого повторения второй части микропрограммы. Бивал рабсты генератора состоит из двух фаэ." Ааэы получения псевдослучайного кода с заданными вероятностямн единиц илн нулей в каждом i-м разряде и фазы формирования псевдоциклического кода на выходах генератора. В каждом такте первой фазы, выполняемой за ($+1) тактов, происходит последовательное об2В ращение к ячейкам блока 11 памяти, формирование очередного псевдослучайного кода в генераторе 12 псевдо-случайных кодов и накопление в первом регистре 5 диэъюккции, получаемой на АПУ 7, их логический произведений, получаемых с помошью второй группы . элементов И !0. При этом вероятность сохранения нулевого значения во вток ром регистре 5 равна P, где Р=0,5— вероятность появления нуля в псевдо35 случайной последовательности, К « S— количество единиц в последовательности из блока 11 памяти. Для получения значений вероятностей, равных (1-Р ), 40 в последнем (S+1)-м такте выполняУ ется операция сложения по модулю 2 содержююго регистра 5 с единичными значениями соответствующих последовательностей из блока 11 памяти. 14395 25 оперирует со своим регистром 3 ° 1-3.m маски. Запись происходит только в те разряды выходного регистра 1, входы разрешения записи которых размаскированн содержимым выбранного регистра маски, код которого содержится в микрокоманде и подается на дешифратор 4. Таким образом, в течение одного цикла происходит изменение сигналов на всех выходах генератора, входящих в группу, для которой формируется псевдоциклический код. Абсолютное быстродействие генератора (быстродействие по одному выходу) определяется длительностью одного цикла, равной (S+m) тактов, а относительное быстродействие (быстродействие по соседним выходам в группе) определяется длительностью одного такта. У прототипа при формировании аналогичной последовательности прибавляется один такт в начале первой фазы — для занесения маски, разрешающей -запись в выходкой регистр детерминированных сигналов из соответствующей области памяти блока 11 в регистр маски, и (m-1) тактов во второй фазе — для занесе1 ния соответствующих масок в регистр маски перед каждым тактом записи псевдослучайного кода в выходкой регистр, т.е. длительность одного цикла больше на т тактов и равна (Б+2ш) тактов, изменение сигналов на соседних выходах в группе происходит через 35 один такт, Таким образом, абсолютное быстродействие предлагаемого генераБ+2ш тора в — раз вьнпе, чем у прототиS+m па, а относительное вьппе вдвое. При необходимости сочетания в рамках одной испытательной последовательности различных сигналов, например для совмещения формирования псевдослучайных {псевдоциклических) по"следовательностей кодов и циклически посторяющихся детерминированных сигналов с выдачей произвольных тестов, предлагаемый генератор также имеет преимущество в быстродействии. Микропрограмму для такой носледовательности можно представить как совокупность отдельных микропрограмм для каждого типа сигналов, микрокоманды которых чередуются, При этом каждая отдельная 55 микропрограмма оперирует со своими регистрами маски (без перекрытий). Предлагаемый генератор тестовых воздействий имеет возможность не толь64 6 ко подавать сигналы на объект диагностирования, но и принимать его реакции в регистр 5 через второй блок 8 мультиплексоров. Эти реакции могут быть записаны в блок 11 памяти для последующего анализа, а также использоваться в качестве операндов АЛУ 7, например, для сравнения с эталонными значениями, хранимыми в блоке 11 йамяти, для определения факта изменения сигнала на каком-либо выходе объекта диагностирования (в этом случае реакция, принятая в регистр 5, передается в регистр 6, а в первый принимается новая реакция, затем на АПУ 7 происходит сравнение) и т.п. Наличие внутренней магистрали данных генератора (связывающей блок 11 памяти, входы выходного регистра 1, блока 3 регистров маски и регистра 6), регистров 5 и 6, второго и первого 9 блоков мультиплексоров позволяет в одном такте выдавать на входы объекта (через выходной регистр) тестовое воздействие, принимать эталонные значения выходных реакций во второй регистр и действительные реакции в первый регистр. При соединении соответственно выходов 18 генератора. с входами 17 (в реальной контрольной аппаратуре на основе предлагаемого генератора эта связь через буферы имеет место) предлагаемый генератор может осуществлять эффективный самоконтроль. Формула изобретения 1 ° Генератор тестовых воздействий, содержащий выходной регистр, первый регистр масок, арифметико-логическое устройство, блок памяти, генератор псевдослучайных кодов, блок управления, причем выход выходного регистра подключен к выходу генератора, информационный вход выходного регистра и информационный вход первого регистра масок подключены к шине данных блока памяти, входы синхронизации первого регистра масок, входы управления арифметика-логического устройства, генератора псевдослучайных кодов и вход адреса блока памяти подключены к соответствующим выходам стробов управления и клдов операции и адреса блока управления, о т л и ч а юшийся тем, что, с целью повышения быстродействия, в него введены а- l регистров масок, образующих блок 9564 2. Генератор по п.1, о т л и ч аю шийся тем„ что блок управления 15 содержит блок памяти микрокоманд, счетчик, регистр микрокоманд, дешифратор микрокоманд, регистр адреса, формирователь стробирующих сигналов„ узел синхронизации, тактовый генера20 тор, счетчик тактов, триггер пуска, буферный регистр, причем вход начальной загрузки блока подключен к входу буферного регистра, выход которого подключен к информационным входам ре25 гистра адреса, блока памяти микрокоманд, счетчика, счетчика тактов и входу установки триггера пуска, выход которого подключен к входу тактового генератора, выход которого подключен З0 к входам узла синхронизации и формирователя стробирующих инмпульсов, управляющие входы которых, вход дешифратора микрокоманд, вход кода адреса перехода счетчика подключены к соответствующим разрядам выхода регистра 35 микрокоманд, информационный вход которого подключен к выходу блока памяти микрокоманд, вход синхронизации которого, входы синхронизации регист40 pR микрокоманд регистра адресау счет чика и счетчика тактов подключены к соответствующим выходам узла синхронизации, выход регистра адреса под- . ключен к выходу адреса блока управле45 ния, вход регистра адреса подключен к выходу поля адреса блока памяти микрокоманд, вход управления адресом перехода счетчика подключен к входу ;управления переходом блока, выходы 0. формирователя стробирующих сигналов, регистра микрокоманд и дешифратора подключены соответственно к выходам стробов управления, кода операции и стробирования приема масок блока 55 управления выход переполнения счетЭ ° чика тактов подключен к входу сброса триггера пуска. 1чЗ . регистров масок, дешифратор, две группы элементов И, два регистра, два буферных регистра, две группы мультиплексоров, причем управляющий вход поразрядного приема выходного регистра подключен к выходу элементов И первой группы, первые входы которых подключены к поразрядно объединенным выходам регистров масок блока, вторые входы элементов И первой группы подключены к выходу стробирования выдачи информации блока управления, выходы стробирования приема масок которого подключены к соответствующим входам m-1 регистров масок блока, информационные входы которых подключены к шине данных блока памяти, входы разрешения чтения ш регистров масок подключены к соответствующим выходам дешифратора, вход . которого подключен к выходу поля кода выбора одного из регистров масок блока управления, выход генератора псевдослучайных кодов подключен к первым входам элементов И второй группы, вторые входы которых подключены к шине данных блока памяти, выходы элементов И второй группы подключены к первому информационному входу первого блока мультиплексоров, второй информационный вход которого подключен к шине данных блока памяти, управляющие входы первого и второго блоков мультиплексоров подклю. чены к выходу соответствующих разрядов поля управления выбором источника данных блока управления, выход первого блока мультиплексоров подключен к входам первого регистра, вы. ход которого подключен к входу первого операнда арифметико-логичес-. кого устройства, вход второго операнда которого и вход первого буферного регистра подключены к выходу второго регистра, информационный выход арифметико-логического устройства подключен к первому информационному входу второго блока мультиплексоров, второй информационный вход которого подключен к входу информации объекта диагностирования генератора, вход синхронизации второго регистра и входы синхронизации первого буферного регистра и первого регистра подключены к соответствующим выходам управляющих стробов блока управления, выходы первого и второго буферных регистров подключены к шине данных блока памяти, вхоц второго буферного регистра и вход начальной загрузки информации блока управления подключены к входу исходных данных генератора, вход управления переходом блока управления подключен к выходу результата сравнения арифметико-логического устройства. )439564 Фе Ъв Ф Ю ю \ч УжФв И,Ф экйна Ь ке tf Фю,л. И Arp.и О Аеп йУ Ae. ay. И фФсив фФ К И : МГ ! . —.— -1 Ъ м. — Г а 4t С Э I -П Рва Ф 1439564 Р ЛМФ Д з ИГ Юи 98 сй Составитель С.Курош Техред А.Кравчук Корректор И.Муска Редактор О.Юрковецкая Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий l13035, Москва, Ж-35, Раушская наб., д. 4/5 Заказ 6077/47 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
