Устройство для отображения графической информации на экране телевизионного индикатора

 

Изобретение относится-к области вычислительной техники и автоматики и может быть использовано для вьшода графической информации на ЭВМ, Целью изобретения является повышение достоверности отображения информации. Для этого в устройство, содержащее телевизионный индикатор 1, блок 2 синхронизации , формирователь 3 видеосигнала, распределитель 4 импульсов, -блок 5 памяти, дешифратор 6, коммутатор 7 адреса, блок 8 преобразования координат , введены три регистра 9 - П, блок 12 сравнения, комммутатор 13 данных и блок 14 управления контролем, Повышение достоверности отображения информации обеспечивается путем оперативного и непрерьшного контроля и диагностики исправности ячеек блока у 5 памяти и выдачи адресов неисправных разрядов в ЭВМ, 1 з,п, ф-лы, 7 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (11) (51)4 G 09 G 1 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И

И й!

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ (21) 4191191/24-24 (22) 06.02.8?. (46) 23.11.88. Бюл. 1(- 43 (71) Московский инженерно-физический институт (72) А.С,Вайрадян, О,Н.Цапко и В,Б.Иувалов (53) 681.327.11 (088,8) (56) Техника. средств связи. Сер. ВТСС, вып. l. 1983, с.37.

Авторское свидетельство СССР

N- 930355, кл. С 09 G 1/08, 1979. (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ

ГРАФИЧЕСКОЙ ИНФОРМАЦИИ НА ЭКРАНЕ

ТЕЛЕВИЗИОННОГО ИНДИКАТОРА (57) Изобретение относится к области вычислительной техники и автоматики и может быть использовано для вывода графической информации на ЭВМ. Целью

I изобретения является повышение доСтоверности отображения информации. Для этого в устройство, содержащее телевизионный индикатор 1, блок 2 синхронизации, формирователь 3 видеосигнала, распределитель 4 импульсов, блок 5 памяти, дешифратор б, коммутатор 7 адреса, блок 8 преобразования координат, введены три регистра 9 — 11, блок 12 сравнения, комммутатор 13 данных и блок 14 управления контролем, Повышение достоверности отображения информации обеспечивается путем оперативного и непрерывного контроля и

C диагностики исправности ячеек блока э

5 памяти и выдачи адресов неисправных разрядов в ЭВМ. 1 з.п. ф лы, 7 ил.

1439672

Изобретение относится к вычисли=, тельной технике и автоматизации и может. быть использовано для вывода графической информации на .ЭВИ.

Целью изобретения является повышение достоверности отображения информации.

На фиг,l представлена. блок-схема предлагаемого устройства; на фиг.2 — lg блок-схема блока управления контролем; на фиг.3 — функционапьная схема блока синхронизации; на фиг.4 — функциональная схема блока сравнения; на фиг.5 — функциональная схема рас- 15 пределителя импульсов; на фиг.б— временные диаграммы цикла контроЛя; на фиг,7 — временные диаграммы работы распределителя импульсов.

Устройство содержит телевизионный 2О индикатор I, блок 2 синхронизации, формирователь 3 видеосигнала, распределитель 4 импульсов, блок 5 памяти, дешифратор 6, коммутатор 7 адреса, блок 8 преобразования координат, первый 9, второй 10 и третий 11 регистры, блок .12 сравнения, коммута- тор 13 данных, блок 14 управления контролем, выход 15 сигнала окончания записи устройства, выход 16 сиг- 30 нала режима контроля устройства, вход 17 координат, вход 18 кода символа, вход 19 управления записью, выход 20 сигнала неисправности устройства, выход 21 сигнала искаженно- 35

ro слова и памяти устройства, выход 22 кода номера искаженного бита данных устройства.

Блок 14 управления контролем содержит счетчик 23 циклов, первый 24 4й и второй 25 счетчики адреса, дешифратор 26, постоянную амять 27, регистр 28, первый 29, второй 30, третий 31 и четвертый 32 элементы . И, первый 33 и второ 34 формировате- 45 ли импульсов, первый 35 и второй 36 элементы ИЛИ.

Блок 2 синхронизации содержит генератор 37 импульсов, счетчик 38 точек, счетчик 39 строк, блок 40 5О дешифраторов, первый 41, второй 42, третий 43 и четвертый 44 триггеры, аналоговый сумматор 45.

Блок 12 сравнения содержит группу 46 элементов 47 сложения по моду

55 лю два н элемент ИЛИ 48.

Распределитель 4 импульсов содер- жит сдвиговый регистр 49, дешифратор

50, первый и второй 52 элементы И, первый триггер 53, третий 54 и чет— вертый 55 элементы И, первую 56 и вторую группу элементов И 57, пятый элемент И 58,. первый 59 и второй 60 одновибраторы, шестой элемент И 61, второй триггер 62, третий одновибра ор 63, третий триггер 64, Устройство работает следующим образом.

На видимом ходе кадра предлагаемое устройство работает полностью в соответствии с известным.

Блок 2 синхронизации работает следующим образом.

Генератор 37 импульсов вырабатывает импульсы высокой частоты, соответствующие требуемой дискретизации растра экрана по горизонтали, которые поступают на вход счетчика 38 точек, Коэффициент пересчета последнего соответствует телевизионному стандарту длительности строчной раз-: ! вертки. Сигнал с выхода старшего разряда счетчика 38 точек поступает на вход счетчика 39 строк, который осуществляет пересчет строк изображения в кадре и имеет период пересчета, соответствующий длительности кадровой развертки (20 мс). Сигналы с вы- . ходов счетчика 38 точек и счетчика ..

39 поступают на входы блока 40 дешифраторов, который формирует управляющие сигналы для триггеров 41 — 44.

Триггер 41 формирует строчные синхроимпульсы, триггер 42 — сигналы . строчной защитной полосы, триггер

43 вырабатывает кадровые синхроим.пульсы, шестой триггер формирует сигналы кадровой защитнойполосы (КЗП).

Полученные таким образом компоненты телевизионной синхросмеси складываются в аналоговом сумматоре 45 и поступают на вход телевизионного индикатора l. Тактовые импульсы с выхода генератора 37 импульсов поступают на входы сдвигового регистра 49, дешифратора 50 и элемента И 6). Выходы младших разрядов счетчика 38 точек поступают на входы дешифратора 50, первой 56 и. второй 57 групп элементов

И. Выходы старших разрядов счетчика

38 точек и выходы счетчика 39 строк образуют адреса считывания слов из блока 5 памяти н поступают на входы коммутатора 7 адреса, Сигналы КЗП с выхода триггера 44 подаются на входы

143967 коммутатора 7 адреса, коммутатора 13 данных, формирователя 33 и элемента

32.

На фиг,7и показаны сигналы на

5 выходе генератора 37 импульсов, Коммутатор 13 подключает к всем информационным входам блока 5 памяти выход распределителя 4 импульсов, а коммутатор 7 адреса — адреса считы- 1р вания записи с выходов блока 2 синхронизации и блока 8 преобразования координат. Запись информации из 3BN и считывание ее на экран индикатора 1 на видимом ходе кадра 15 производится под управлением распределителя 4 импульсов, который на видимом ходе кадра разрешает доступ на 3BI к блоку 5 памяти, а в течение

КЗП запрещает доступ на ЭВМ для 2Р проведения внутреннего контроля содержимого блока 5 памяти.

Распределитель 4 импульсов работает следующим образом.

В режиме считывания информации из блока 5 памяти он формирует временную див рамму цикла считывания и управляет работой формирователя 3.

Сигналы временной диаграммы (фиг. 6 д) цикла считывания формируются на вы- др ходах разрядов сдвигового регистра

49, который в течение цикла считывания выдвигает поразрядно логическую а в конце цикла считывания сбрасывается в нулевое состояние сигналом с первого выхода дешифратора 50 (фиг. 7Ь), который вырабатывает временнуи последовательность импульсов на протяжении цикла считывания.

Этим же сигналом окончания цикла 4р перебрасывается триггер 53, который определяет на какой регистр и мультиплексор формирователя 3 поступают. вырабатываемые дешифратором 50 сигналы записи с выходов элементов И 54 45 и 55 и сигналы управления мультиплексорами с выходов первой 56 и второй 57 групп элементов И, !

На второй вход поступают импульсы конца цикла (фиг. 7ь) временной диаграммы (фиг. 6q) блока 5 памяти первого выхода дешифратора 50, кото-. рые пересчитываются счетчиком 23 циклов ° Контроль содержимого блока 5 памяти осуществляется путем записи и считывания контрольных кодов,.хранящихся в постоянной памяти 27, и сравнения записанного и считанного кода в блоке 12 сравнения. При несовпадении кодов с выхода 20 вьдается в ЭВ11 импульс индикации неисправности, с выхода 21 — адрес неиспранности слова, а с выхода 22 — позиНа видимом ходе кадра временная диаграмма записи точек в блок 5 памяти приведена на фиг.7.

По сигналу требования записи, поступающему на вход 19 (фиг. 7 ), триггер 62 устанавливается в состояние логической "1" (фиг. 7г). При этом разблокированный триггер 64 под управлением сигнала с третьего выхода дешифратора 50 (фиг. 7ь) выделяет

4 блпжя Йший цикл обращения к блок y 5 памяти (фиг. 7ч) и сбрасываеr триггер 62. Сигнал выделения цикла разрешает прохождение информации (фиг, 7е )с входа 18 через элемент

И 52 и далее через коммутатор 13 на информационные входы блока 5 памяти (фиг. 7.к), а также строба записи (фиг. 7 ) через элемент И 51 нэ вход дешифрэтора 6 (фиг, 7u), осуществляя цикл записи в блок 5 памяти. По окончании цикла записи импульс конца обмена поступает на выход 15 с 3ВМ с выхода элемента И 58, Одновибратор

63 формирует импульс запуска для блока 8 преобразования координат, а одновибратор 59 — паузу, необходимую для прохождения соответствующего количества тактовых импульсов в блок

8 преобразования координат для реализации функционально-растрового преобразования.

По окончачии видимого хода кадра сигнал КЗП, вырабатываемый блоком 2 синхронизации, поступает на первый управляющий вход коммутатора 7 адреса и подключает к входу блока 5 памяти выходы счетчика 25 адреса блока

14 управления контролем (фиг. 6 ).

Кроме того, сигнал КЗП запрещает обращение к устройству со стороны

ЭВК по выходу 16 и блокирует работу распределителя 4 импульсов путем установки в "0" триггера 64, Сигнал

КЗП показан на фиг. 6а, Кроме того, сигнал КЗП положительной полярности постугает на первый вход элемента И

31 и вход формирователя 33. формирователь 33 по переднему фронту КЗП формирует строб записи контрольного кода с выхода постоянной памяти 27 в регистр 11 (фиг. 61,).

1. Устройство для отображения графической информации на экране телевизионного индикатора, содержащее блок синхронизации, первый выход которого подключен к синхровходу телевизионного индикатора, видеовход которого подключен к выходу формирователя видеосигнала, управляющие входы которого подключены к входам группы распределителя импульсов, первый выход которого является выходом сигнала окончания записи устройства, второй и третий выходы распределителя импульсов подключены к управляю5 143967 ционный код номера неисправности бита. В общем случае контроль одного слова включает несколько операций пронерки с различными контрольными кодами, хранящимися в постоянной памяти 27, Число проверок слова опреде-. ляется коэффициентом пересчета счет-. чика 24, выходы которого являются адресами контрольных кодов постоян- 10 ной памяти 27. При реализации одной проверки выполняются следующие четыре цикла, пересчитываемые счетчиком 23 циклов, H первом цикле по адресу Аи,, задаваемому счетчиком 25 адреса, считыается из блока 5 памяти информация в первый регистр 9 (фиг. 6e). Запись,. информации в первый регистр 9.производится импульсом строба записи, вы- 2р рабатываемым вторым выходом дешифратора 50 (фиг. бж) и проходящим в пер вом цикле (фиг, бе) через элемент 29.

Во втором цикле в ячейку блока 5 памяти с адресом Аи; записывается пер- 25 вый контрольный код, хранящийся в третьем регистре 11. При этом комму-,. татор l3 переключается сигналом с второго выхода дешифратора 26 (фиг,, 6 ) так, что к информационным 30 входам блока 5 памяти подключаются выходы третьего регистра 11. .При этом этот же сигнал, проходя через элемент ИЛИ, разрешает работу дешифратора б и запись информации в блок 5 памяти.

Считывание контрольной информации из ячейки с адресом производится в третьем цикле (фиг. бя), когда сигнал на третьем выходе дешифратора 26 раэ- 40 решает работу второго элемента 30, через который проходит строб записи (фиг. 6g)- во второй регистр 10. После записи контрольного кода во.второй регистр 10 на выходах блока 12 : 45 сравнения появляется сигнал, индициРующий результат проверки (фиг. бм).

Восстановление информации в ячейке с адресом А<; производится в четвертом цикле, когда сигнал (фиг, бл) с четвертого выхода дешифратора 26 переключает коммутатор 13 так, что к входам блока 5 памяти подключаются выходы первого регистра 9. Одновременно чеРез элемент ИЛИ дешифратору

6 выдается сигнал на запись (фиг.бн).

В этом же четвертом такте сигнал с выхода элемента ИЛИ 48 блока 12 сравнения стробируется в элементе И

2 6

3l и в случае появления неисправно.— сти адрес Ак: с выхода счетчика 25 адреса записывается в четвертый регистр и поступает с выхода 21 в ЭВМ, и строб индикации неисправности с выхода элемента И 21 с выхода 20 также поступает в ЭВМ.

Указанные четыре цикла составляют одну проверку и пересчитываются счетчиком 23 цикла, имеющим коэффициент пересчета, равный четырем, После этого в счетчик < 24 прибавляется единица и начинается новый цикл проверки по укаэанной выше процедуре.

После окончания всех проверок по адресу А, в счетчик 25 адреса прибавляется единица и процедура начинается сначала для ячейки с адресом

А ;„ По окончании сигнала КЗП коммутатор 7 адреса переключается на работу с выходами блока 2 синхронизации и .блока 8 преобразования координат, а коммутатор 13 — на работу с выходом распределителя 4 импульсов, который .также разблокируется. В следующем интервале КЗП контроль содержимого блока 5 памяти продолжается с прерванного места, Поразрядное сравнение контрольных кодов, записанных во втором 10 и третьем 11 регистрах осуществляется группой 46 элементов 47 сложения по модулю два, выходы которых объединяются элементом ИЛИ 48.

Таким образом, предлагаемое устройство обеспечивает повышение достоверности отображения информации путем оперативного.и непрерывного контроля и диагностики исправности ячеек блока 5 памяти и выдачи адресов и неисправных разрядов в ЭВМ.

Формула изобретения

39á72

7 1Д щим входам соответственно блока памяти и дешифратсра, четвертый выход распределителя подключен к тактирующему входу коммутатора адреса, первый и второй синхраниэирующие входы распределителя импульсов подключены к второму и третьему выходам блока синхронизации, четвертый выход которого является выходом сигнала режима контроля устройства и подключен к управляющим входам распределителя импульсов и коммутатора адреса, пятый выход блока синхронизации подключен к первому инфсрйяционнсму входу коммутатора адреса, выход которого подключен к адресному входу блока памяти, выход которого подключен е к информационному входу формирователя видеосигнала, входы управления записью блока памяти подключены к входам дешифратора, первый информационный вход которого подключен к первому выходу блока преобразования координат, второй выход которого подключен к второму информационному входу коммутатора адреса, информационный вход блока преобразования координат является входом координат устройства, управляющий вход блока преобразования координат подключен к пятому выходу распределителя импульсов, информационный вход которого является входом кода символа устройства, второй управляющий вход распределителя импульсов является входом сигнала управления записью устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности отображения информации, устройство содержит первый, второй и третий ре.гистры, блок сравнения, коммутатор данных и блок управления контролем, первый вьгхад которого является выходам сигналя неисправности устройства, второй выход блока управления контролем является выходом сигнала адреса искаженного слова памяти устройства, третий, четвертый и пятый выходы блока управления контролем подключены к управляющим входам первого, второго и третьего регистров, шестой выход блока управления контролем подключен к третьему информационному входу коммутатора адреса, седьмой выход блока управления контролем подключен к второму информационному входу дешифратора, установочный вход блока, управления

55 контролем падкльочен к четвертому выходу блока синхрапизапии, соединенному с первым управля|ощим входом коммутатора данных, Второй уп12являюший ВхОд KoTopoT а падкл1очен к Вась мому выходу блаха управления контролем, девятый Выход которого псд— ключен к информационному входу третьего регистра, выход которого подключен кпервым информационным входам коммутятсря данных и 62локя сравнения, первый выход котарага является выходом кода номера искаженного бита данных устройства, второй выход блока сравнения подключен к управляющему входу блока управления контролем, стробирующий Вход которого подключен к шестому выходу распределителя импульсов, седьмой выход которого подключен к второму информационному входу коммутатора данных, Выход которого подключен к инфармацисннаиу входу блока памяти, третий информационный вход коммутатора данных подключен к выходу первого регистра, информационный вход кстарсга подключен к выходу блока памяти, подключенному к информационному Входу втсрого регистра, Выход которого подключен к второму инфсрмацисннсму входу блока сравнения.

2. Устройство по п.1, а т л и— ч а ю щ е е с я тем, чта блок управления. контролем Йсцержит счетчик циклов, первый и второй счетчики адреса, дешифратор, постоянную память, регистр, первый, второй, третий и четвертый элементы И, первый и второй формирователи импульсов, первый и второй элементы ИЛИ, первый и второй входы первого элемента

ИЛИ подключены соответственно к первому и второму ьыходам дешифратора, которые являются восьмым Вь.ходам блока, выход первого элемента ИЛИ является седьмым выходом блока, третий и четвертый выходы дешифратора подключены к первым входам соответственна первого и второго элементов

И, выходы которых являются соответственно третьим и четвертым выходами блока, вторые входы первого и второго элементов И cncòявляют стробирующий выход блока, ссединненый с первым входом третьего элемента И, второй вход каторога является управляющим входом блока, выход третьего элемента И является первым ааронов

9 1439672 1О блока, соединенным с управляющим вы- мента К1И подключен к выходу второго ходом регистра, третий вход третьего формирователя импульсов, вход котоэлемента И подключен к второму вы- рого подключен к второму выходу ходу дешифратора, выход которого под" счетчика циклов, третий выход котороключен к первому выходу счетчика цик- го подключен к счетному входу перволов, счетный вход которого подключен ro счетчика адресов, первый выход к выходу четвертого элемента И, пер- которого подключен к адресному входу вый вход которого подключен к стро- постоянной памяти, выход которой бирующему входу блока, второй вход 10 является девятым выходом блока, вточетвертого элемента И является уста- рой выход первого счетчика адреса новочоным входом блока, соединенным подключен к счетному входу второго с входом первбго формирователя им- сечтика адреса, выход которого являпульсов, выход которого подключен к ется шестым выходом блока, соединенпервому входу второго элемента ИЛИ, 15 ным с информационным входом регистра, выход которого является пятым выхо- выход которого является вторым выдом блока, второй вход второго эле- ходом блока.

1439672 о . . аыи i i .1ь J1, :.э осимоБ

1орректОР,.Рещетник

: -,с; Т!од-;,ис:::,ое

РЙ61Г. .1 i o::óсаостве:-,кого ко -t;:. . ета СССР! о д - 1ÿ1. кто 60" те. "-. Й и о тI(phlTHH. 3035. 1 оскпа. %-35. "::ãóöñêàÿ наб,., p„ 4/5! по:, з.ао пстне -:: cj"-ëñïèãðàô|;;÷ÿñ êîå юедп зчятие,,г, HEI îрс л, I. р с к тило,