Устройство для автоматической проверки преобразователя угол- код

 

Изобретение относится к автоматике и вычислительной технике и предназначено для автоматического измерения погрешности преобразователей угла поворота вала в код. Целью изобретения является повьшение информативности устройства за счет обеспечения возможности определения систематических и случайных погрешностей. Для этого в устройство для автоматической проверки преобразователя угла поворота вала в код, содержащее привод , эталонный преобразователь, преобразователь кода, преобразователь кода с дополнительным старшим разрядом , триггер, два дешифратора нулевого кода, первый регистр, индикатор смены кода, сумматор, делитель частоты , введены дешифратор, второй регистр , блок управления, блок выделения сектора, блок усреднения, два цифроаналоговых преобразователя,аналоговый вычитатель. Поставленная цель достигается усреднением результатов измерения погрешности в заданном интервале углов поворота вала преобразователя. Изменение в широком диапазоне заданного интервала позволяет последовательно выделять и исследовать различные систематические составляющие погрешности воспроизведения . Сравнением результатов измерения по двум отдельным каналам достигается выделение случайной составляющей погрешности. Полный цикл измерения завершается не более, чем за N-M оборотов вала, где N - информационная емкость испытуемого преобразовазователя угла поворота вала в код, а М - количество рассматриваемого в выделяемом секторе квантов кода испытуемого преобразователя. 3 з.п. ф-лы, 5 ил, (О (Л 1 4 4 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 03 M 1/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ДВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ. И ОТКРЫТИЙ (21) 4270840/24-24 .(22) 22.04.87 (46) 30.11,88. Бюл, ¹ 44 (71) Специальное конструкторское бюро Института радиофизики и электроники АН АрмССР (72) Г.Г.Варданян (53) 681,325 (088.8) (56) Авторское свидетельство СССР

¹ 993307, кл. Н 03 M 1/10, 1981.

Авторское свидетельство СССР № 447742, кл. Н 03 М 1/10, 1.972. (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ

ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЯ УГОЛ вЂ” КОЛ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для автоматического измерения погрешности преобразователей угла поворота вала в код. Целью изобретения является повышение информативности устройства за счет обеспечения возможности определения систематических и случайных погрешностей.

Дпя этого в устройство для автоматической проверки преобразователя угла поворота вала в код, содержащее привод, эталонный преобразователь, преобразователь кода, преобразователь кода с дополнительным старшим разрядом, триггер, два дешифратора нулевого кода, первый регистр, индикатор смены кода, сумматор, делитель частоты, введены дешифратор, второй регистр, блок управления, блок выделения сектора, блок усреднения, два цифроаналоговых преобразователя,аналоговый вычитатель. Поставленная цель достигается усреднением результатов измерения погрешности в заданном интервале углов поворота вала преобразователя, Изменение в широком диапазоне заданного интервала позволяет последовательно выделять и исследовать различные систематические составляющие погрешности воспроизведения. Сравнением результатов измерения по двум отдельным каналам достигается выделение случайной составляющей погрешности. Полный цикл измерения завершается не более, чем за N М оборотов вала, где N — информационная емкость испытуемого преобразовазователя угла поворота вала в код, а M — количество рассматриваемого в выделяемом секторе квантов кода испытуемого преобразователя, 3 з.п. ф-лы, 5 ил.!

441478

Изобретение г>тносится к автоматике и вычислительной технике и предназначено для автоматического измерения погрешности преобразователей угла 5 поворота вала н код.

Цель изобретения — понышение информативности устройства за счет обеспечения возможности определения систематических и случайных погреш- !0 ностей.

На фиг. изображена функциональная схема предлагаемого устройство; на фиг.2 — функциональная схема блока выделения сектора; на фиг. 3 функциональная схема блока усреднения; на фиг. 4 — функциональная схема блока управления; на фиг. 5 — диаграммы работы устройства.

Устройство содержит блок 1 усред- 20 нения, эталонный преобразователь 2 угла поворота нала н код, привод 3, преобразователь 4 кода, преобразователь 5 кода с дополнительным старшим разрядом 6, дешифраторы 7 и 8 нулево-25 го кода, дешифратор 9, индикатор 10 смены кода, триггер 11, регистры 12 и 13, делитель 14 частоты, сумматор

15, аналоговый нычитатель 16, цифроаналоговые преобразователи 17 и 18, блок 19 управления и блок 20 выделения сектора. Испытуемый преобразователь 21 установлен на валу привода 3.

Блок 20 выделения сектора содержит регистры 2?,1 — 22,К сдвига ре35 гистры 23,1 — 23.К памяти и коммутатор 24.

Блок 1 усреднения содержит сумматор 25, регистр 26 сдвига и регистр 40

27 памяти.

Блок 19 управления содержит формирователи 28-31 импульсов, инверторы 3?-34, генераторы 35 и 36 импульсов, дешифраторы 37 и 38 и счетчик 39.

Входы 40 регистра образуют вторую группу входов блока 20, управляющий вход 41 регистра ?2.1 сдвига, управляющие входы 42 и 43 регистра 23,1 памяти и управляющие входы 44 комму50 татора ?4 образуют первую группу входов блока 20 выделения сектора.

Информационные входы 45 сумматора

25 являются второй группой входов блока 1, а управляющие входы 46 и

47 регистра 26 сднига и управляющий вход 48 регистра 27 памяти образуют .первую группу входов блока 1 усреднения, а выходы 49 регистра 27 памяти являются выходами блока 1 усреднения.

Вход 50 формирователя ?8 импуль- . сон является вторым входом блока 19 управления, а вход 51 счетчика 39 является первым входом блока 19 управления, Устройство работает следующим об разом, При включении устройства валы преобразователей 2 и 21 приводятся во вращение приводом 3. Появление сигнала на входе 51 блока 19 (фиг.4) с выхода дешифратора 7 приводит к установке триггера 11 н нулевое состояние и к записи в регистре 12 выходного кода преобразователя 5 (N+ — код упреждения). Этот код постоянно присутствует на выходах регистра 12 и в течение всего процесса проверки постоянно суммируется в параллельном сумматоре 1 5 с выходным кодом преобразователя 4.

Появление сигнала на выходе дешифратора 8 приводит к установке триггера 11 в состояние "1", Таким образом, формируется старший относительно кода преобразователя 5 разряд 6, что обеспечивает дальнейшее возрастание кода преобразователя 5 с целью исключения нарушений в операции вычитания кодов N> и N + N+, постоянно производимой н сумматоре 15.

Разностный код g! = N> — (N + N+) на выходах сумматора 15 (фиг,?) в каждый момент смены кода преобразователя 4 записывается в регистр 13 импульсами, поступающими с выхода индикатора 10. Таким образом, н течение одного оборота вала испытуемого. преобразователя 21 на выходе регистра

1 3 появляются знач ения погрешности

Е воспроизведения уровней квантования поочередно для всех квантов преобразователя 21. Выходной код регистра 13 преобразуется цифроаналоговым преобразователем !7 в аналоговую величину, более удобную для регистрации.внешними устройствами графического отображения информации для анализа и выявления составляющих погрешности Е = Е + F., где F. — сис 2л тематическая, а F. — случайная составляющая погрешности. К-разрядный разностный код на входах 40 поразрядно поступает на последовательные инТаким образом, в течение не более, чем за рР, оборотов вала испытуемого

N преобразователя где й, = — —, проЭ

М изводится усреднение в различных интервалах кода погрешности, что поз" воляет выделять различные систематические составляющие погрешности F .

Код с выхода преобразователя 21 подается на входы цифроаналогового преобразователя 18, аналоговый, выходной сигнал которого одновременно с выходным сигналом цифроаналогового преобразователя 17 подается на входы аналогового вычитателя 16 для выделения случайной составляющей погрешнасз 144147 формационные входы регистров 22 ° 1

22,К блока 20 выделения сектора (фиг.2). При поступлении очередного импульса записи на вход 41 (фиг.5), 5 формируемого формирователем 28 (фиг.4), в регистры ??,1-?2.К записывается очередное значение кода. На входах 40 их содержимое сдвигается вправо на один разряд, Количество 10 разрядов каждого из регистров 22 равно количеству M рассматриваемых в выделяемом секторе квантов. Содержимое . регистров 22.1 22.Ê записывается в регистры 23.! — 23,К фронтом импульса, 15 поступающего по входу 42 (фиг.5),формируемого в блоке 19 (фи",4) инвертором 32 и формирователем 29 из импуль са, поступающего по входу 41. Одновременно длительность импульса на входе 2О

42 определяет время включения генератора 35, на выходе которого появляется последовательность импульсов на входе 43, поступающих на входы сдвига регистров 23.1-23.К. Поскольку ко- 25 личество импульсов на входе 43 рав но М, = М, то регистры ?3.1-?3 Ê опорожняются (происходит сдвиг вправо íà M разрядов), в результате чего на ш-ых выходах регистров 23 пос- ЗО ледовательно появляются с m-ro no

М-е значения кода на входах 40. Коммутатор 24, управляемый кодом с входов 44, формируемым в блоке 19 (фиг,4) дешифратором 38 из кода счет- 35 чика 39, последовательно подключается к выходам с первого по (М-1)-й регистров 23. В счетчике 39 подсчитывается количество импульсов, посту пающих по входу 51, формируемых в 40 дешифраторе 7 в начале каждого оборота вала преобразователя 21. Пикл работы коммутатора ?4 завершается после прохождения M-1 оборотов. Таким образом, на выходе коммутатора 45

24 появляются группы от двух до М последовательных значений кода пor решности на входах 40. Выходной код блока 20 подается на входы последовательного сумматора 25 блока 1 бО (фиг.З). Таким образом, на выходе сумматора 25 появляется код, соответ,ствующий сумме., 1,, где m = 2,:;: М

21

1= I в зависимости от данного кода на вхо- 5 де 44, а 1, — очередное значение погрешности F . Этот код записывается в регистр 26 фронтом импульса с входа 46, формируемого в блоке 19 инвертором 33 и формирователем 30. 0дновременно импульс на входе 46 разрешает формирование импульсов на входе

47 сдвига генератором 36. Количество импульсов р = lop ш определяется выходным кодом дешифратора 37, формируемым из выходного кода счетчика

39. Подача импульсов по входу 47 на рег: тр 26 обеспечивает сдвиг влево записанного кода на р разрядов, что соответствует операции .деления на m и вычисление среднего значения 1

1 — —, 1 ш последовательных

m значений погрешности Е<. Результат вычисления записывается в регистр 27 фронтом импульса с входа 48, формируемого в блоке 19 инвертором 34 и формирователем 31 Импульс со входа

48 используется также для обнуления сумматора 25, Импульсы на входе 41 формируются из выходного сигнала делителя 14, работаищего на счетном принципе и управляемого выходным кодом дешифратора 9, формируемого из выходного кода счетчика 39. Первоначально делитель 14 установлен на коэффициент деления, равный 2, и формирует цифровой сигнал, меняищий свое состояние при поступлении импульсов с выхода индикатора 10 смены кода. Этот коэффициент деления остается неизменным в течение первых p = 1оР, М оборотов вала испытуемого преобразователя 21. Далее коэффициент деления ме2 няется, становится равным 2, что приводит к расширении в щеляемого сектора в два раза, и сохраняется неизменным в течение последующих р оборотов вала.

1441478 ти Е . Выходные оигналы преобразова— телей 17 и 18 и вычитателя 16 используются для регистрации на самописце и анализа составляющих погрешности 5

При работе с ЭВМ информация на нее поступает в виде цифровых кодов с выходов преобразователя 4 (для определения адреса измеряемого кванта), с первых выходов блока 19 (для опре- 10 деления интервала усреднения), с выходов регистра 13 (код погрешности) и преобразователя ?l (усредненный код погрешности), 15

Формула изобретения

1, Устройство для автоматической проверки преобразователя угол — код, содержащее привод, вал которого кине- 20 матически соединен с валом эталонного преобразователя, угла поворота вала в код, который является кинемати-. ческим входом устройства, преобразователь кода, входы которого. являют- 25 ся информационными входами устройства, а выходы соединены с входами первого дешифратора нулевого кода и и индикатора смены кода, преобразователь кода с дополнительным старшим 30 разрядом, входы основных разрядов.которого подключены к выходам разрядов эталонного преобразователя угла поворота вала в код, а выходы соединены с входами второго дешифратора ну35 левого кода, триггер, первый регистр, делитель частоты, сумматор, о т л и— чающее с я тем, что, с целью повышения информативности устройства за счет обеспечения возможности

40 определения систематических и случайных погрешностей, в него введены дешифратор, второй регистр, блок управления, блок выделения сектора, блок усреднения, первый и второй циф45 роаналоговые преобразователи, аналоговый вычитатель, выходы преобразователя кода являются первой группой цифровых выходов устройства и соединены с первой группои входов сумматора, выход индикатора смены кода соединен со счетным входом делителя частоты и с входом записи второго регистра, выход первого дешифратора нулевого кода соединен с первым входом триггера, входом записи первого реги- 55 стра и первым входом блока управления, первая группа выходов которого является втор и группой цифровых выходов устройства и соединена через дешифратор с входами разрядов усилителя частоты, выход которого соединен с вторым входом блока управления, вторая группа выходов которого соединена с первой группой входов блока усреднения, а третья группа выходов соединена с первой группой входов блока выделения сектора, выходы которбго соединены с второй группой входов блока усреднения, выходы которого являются третьей группой цифровых выходов устройства и соединены с входами первого цифроаналогового преобразователя, выход которого является первым аналоговым выходом устройства и соединен с первым входом аналогового вычитателя, выход второго дешифратора нулевого кода соединен. с вторым входом триггера, выход которого соединен с входом дополнительного старшего разряда преобразователя кода с дополнительным старшим разрядом, выходы которого соединены с второй группой входов сумматора и с информационными входами первого регистра, выходы которого соединены с третьей группой входов сумматора, выходы которого соединены с второй группой входов блока выделения сектора и с информационными входами второго регистра, выходы которого являются четвертой группой цифровых выходов устройства и соедииены с входами второго цифроаналогового преобразователя, выход которого является вторым аналоговым выходом устройства и соединен с вторым входом аналогового вычитателя, выход которого является третьим аналоговым выходом устройства, 2. 1Устройство по п.l, о т л и— ч а ю щ е е с я тем, что блок управления содержит первый, второй, третий и четвертый формирователи импульсов, первый, второй и третий инверторы, первый и второй генераторы импульсов, первый и второй дешифраторы и счетчик, вход первого формирователя импульсов является вторым вхбдом блока управления, а выход соединеи с входом первого инвертора, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с входами первого генератора импульсов и второго инвертора, выход которого соединен с входом третьего формирователя импульсов, выход которого, соединен с

1441478 управляющим входом второго генератора импульсов и с входом третьего инвертора, выход которого соединен с входом четвертого формирователя импульсов, вход счетчика является первым входом блока управления, выходы счетчика являются первой группой выходов блока управления и соединены с входами первого и второго дешифраторов, выходы первого дешифратора соединены с информационными входами второго генератора импульсов,. выходы второго дешифратора совместно с выходами первого и второго формиро- 15 вателей импульсов, первого генератора импульсов являются третьей группой выходов блока управления, выходы третьего, четвертого,формирователей импульсов и второго генератора 2О импульсов являются второй группой выходов блока управления.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок . выделения сектора содержит К регистров сдвига, К регистров памяти и коммутатор, информационные входы К .регистров сдвига являются второй группой входов блока выделения сектора, управляющие входы К регистров сдвига объединены, выходы регистров сдвига соединены с информационными входами одноименных регистров памяти, одно- . именные управляющие входы регистров памяти объединены, выходы регистров памяти соединены с одноименными группами информационных входов коммутатора, выходы которого являются выходами блока выделения сектора, управляющие входы первого регистра сдвига, первого регистра памяти и коммутатора являются первой группой входов блока выделения сектора, 4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок усреднейия содержит сумматор, регистр сдвига и регистр памяти, информационные входы сумматора являются второй группой входов блока усреднения, управляющий вход сумматора соединен. с управляющим входом регистра памяти, выходы сумматора соединены с информа-. ционными входами регистра сдвига, выходы которого соединены с информационными входами регистра памяти, выходы которого являются выходами блока усреднения, управляющий вход сумматора, первый и второй управляющие входы регистра сдвига являются первой группой входов блока усреднения.

1441478

1441478

Составитель Е.сударина

Техред Ч.Дидык

Корректор М, Васильева

Редактор А.Ревин

Заказ 6295/56 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4