Устройство для обмена информацией между эвм и периферийными устройствами

 

Изобретение относится к вычислительной технике и может быть исполь зовано в управляющих вычислительных комплексах, имеющих интерфейс Общая ,шина и содержащих периферийные устройства , использующие другие интерфейсы. В частности, оно может быть применено при необходимости обмена информацией между ЭВМ и контроллером накопителя на магнитных лентах. Целью изобретения является расширение обла сти применения. Устройство содержит два блока усиления, регистр данных, регистр команд и состояний, регистр текущего адреса, дешифратор адреса, два блока прерывания, блок формирователей сигналов обмена, блок микропрограммного управления, блок регистров коррекции ошибок, блок синхронизации, блок регистрации состояний, регистр управляющих сигналов, регистр вывода, блок формирования признаков условий. 1 3. п ф-лы, 13 ил, (Л

СОЮЗ СОВЕТСНИХ

СО1.1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (594 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .. -», I

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ilO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4227289/24-24 (22) 10.04.87 (46) 07.12.88. Бюл.У 45 (71) Киевский завод электронных вычислительных и управляющих машин - головное предприятие Киевского производственного объединения Электронмаш

tl и им. В.И. Ленина (72) В. В. Ковбас, В.А.Черепанов, В.К.Драгунов, В.М.Зуйко и В.И„Чекед (53) 681. 325(088. 8)" (56) Авторское свидетельство СССР

11 976437, кл. G 06 F 13/00, 1982.

Авторское свидетельство СССР

В !100615, кл. С 06 Р 13/1О, 1984 (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ ЭВМ И ПЕРИФЕРИЙНЫМИ УСТРОЙ

СТВАМИ (57) Изобретение относится к вычислительной технике и может быть исполь„. Я0„„ 442996 А зовано в управляющих вычислительных комплексах, имеющих интерфейс "Общая шинап и содержащих периферийные уст ройства, использующие другие интерфейсы, В частности, оно может быть применено прн необходимости обмена информацией между ЭВМ и контроллером накопителя на магнитных лентах. Целью изобретения является расширение обла сти применения. Устройство содержит два блока усиления, регистр данных, регистр команд и состояний, регистр текущего адреса, дешифратор адреса, два блока прерывания, блок формирователей сигналов обмена, блок микропрограммного управления, блок регистров коррекции ошибок, блок синхронизации, блок регистрации состояний, регистр

I управляющих сигналов, регистр вывода, блок формирования признаков условий.

1 з.п. ф-лы, 13 ил.!

442996

Изобретение относится к вычисли-. тельной технике и может быть использовано в управляющих вычислительных комплексах, имеющих интерфейс "Общая

It

5 шина и содержащих периферийные устройства, использующие другие интерфейсы.

Цель изобретения - расширение об-ласти применения. I p

На фиг.! представлена блок-схема устройства; на фиг.2 - функциональная схема блока синхронизации; на фиг.3 и 4 - схема блока регистров коррекции ошибок; ня фиг.5 схема блока регис !5 трации состояния; на фиг.6 — формат микрокоманды; на фиг.7 — функциональная схема блока микропрограммного управления; на фиг.8 - схема блока формирования признаков состояния; ня 20 фиг.9 и 10 - временные диаграммы рябо= ты блока регистрации состояния; на .. фиг.!I - схема второго блока прерывания; на фиг.!2 - схема блока формиро=1 вания сигналов обмена; на фиг.13 схема первого блока прерывания, Устройство {фиг.l) содержит блок усиления, регистр 2 данных, регистр

3 команд и состояний, регистр 4 текущего адреса, дешифратор 5 адреса, 30 блок 6 прерывания, блок 7 формирователей сигналов обмена, блок 8 прерывания, предназначенный для перевода процессора на выполнение обслуживания программного прерывания, блок 9 микропрограммного управления, блок 10 регистров коррекции ошибок, осуществляющий регистрацию и выравнивание данных при возможном наложении информации соседних строк, блок 11 синхро- 40 низации, вырабатывающий тактовые синхронизирующие сигналы, пропорциональные изменению скорости движения носителя, блок 12 регистрации состояния,, осуществляющий выделение информации из кодовой последовательности фазокодированных данных, регистр !3 управляющих сигналов, регистр 14 вывода, блок 15 формирования признаков состояния,.второй блок 16 усиления, На чертежах обозначены также входвыход 17, входы 18 21 и выходы 22 и

23 первого олока усиления, входы

24-26 и выходы 27-29 блока 7, выход

30 дешифратора 5 адреса, выходы 3137, входы 38-41, вход-выход 42 блока

9, первый выход 43 блока !О, выход

44 блока 11, выход 45 блока 12, выхо= д,„- 46:.;: 47 вкось..,.", и 49 бло-;ç " Г.

Блок 1 синхронизации (фиг. 2) включает элемент ИЛИ 50, триггеры 5! и 52, регистр 53, элементы И 54 и 55, элементы И-НЕ 56-58, элементы НЕ 5861, счетчики 62-64, элементы И-НЕ

65-67, триггер 68, счетчик 69, элементы НЕ 70 и 71, элементы И-НЕ 7276, генератор 77 регулируемой частоты элемент HE 78, элемент И-НЕ 79, элемент HE 80, элемент И-НЕ 81.

Блок 10 регистров коррекции ошибок

I фиг.3 и 4) включает мультиплексоры

82 и 83, мультиплексор 84, элементы

И-НЕ 85 и 86, элемент И 87, триггер

88, элемент И-НЕ 89, элемент И 90, триггеры 91-93, элементы И-HE 94-96, элемент ИЛИ-НЕ 97, триггеры 98-100, мультиплексоры 101 и 102, элемент НЕ

103, мультиплексоры 104-111, сдвиговые регистры !12 и 113, регистры

114-1!7, элемент И 118.

Блок 12 регистрации состояФтя

{фиг.5) включает регистр 119, элемент

"!E 1 22 и 23, элемент НЕ 124, сдьиговый ре..истр 125, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

,26, элементы И 127 и 128, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 129, элемент ИЛ! -НЕ

I30, счетчик 131, триггеры 132 и 133, элемент НЕ 134, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 135-137, элемент И !38, элементы

И-НЕ !39 и 140, элемент И 141, элементы И-НЕ 142 и 143, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 144 и 145, элемент И-НЕ .146, элемент ИЛИ-НЕ 147, мультиплексор 148, элемент ИЛИ-НЕ 149, сдвиговый регистр 150, регистр 151.

Блок 9 микропрограммного управления (фиг.7) включает регистр 152, узел !53 управления адресом микрокоманд, память 154 микрокоманд, регистр

155 микрокоманд, дешифратор 156, мультиплексоры 157 è 158, элемент

И-НЕ 159, элемент НЕ 160, элемент

ИЛИ-НЕ 161, элемент И-ИЛИ-НЕ 162, узел !63 ускоренного переноса, регистр 164» арифметико-логический узел

I65.

Блок 15 формирования признаков со -тояния (фиг.8) включает мультиплексор !

66, регистр 167, мультиплексор 168, первый элемент И-НЕ 169, третий элемент И-НЕ !70, пятый элемент И-HE

171, шестой элемент И-HF 172, элемент

HE 173, четвертый элемент И-НЕ !74 и элементы И-ИЛИ-НЕ !75 и 176, элемент

/: .„;ой .;л: °;t. =, .1 - . E 1 7Ч

3 144? 9 l6 4

Второй блок 6 прерывания (фиг.l1) ной передачи, по выходу 35 - для Форвключает триггеры 179- 182, элемент мирования управляющих сигналов общеи

ИЛИ 183, элемент И 184 и 185, элемент шины при внепроцессорном обмене и

НЕ 186. сигнала требования передачи.

Блок 7 формирования си я сигналов обме- Ес и происходит запись данных но внутренние регистры блока 9, то данP

187 и 188, элемент HE 189, триггер ные по вхопу-выходу 17 блока 1 усиле190, элемент

О, . HE 191 элемент 192 за-- ния поступают на вход регистра 3 ко держки, элемент HE 193 эле мент И- 10 ман.: .", состояний, а упранляющим сигИЛИ-НЕ 1 94, элемент е ИЛИ 195 элементы валi>.-::: выходу 33 разрешается их у > 1 блока 9

НЕ 196 и 197, элемент И 198 элемент прохождение на вход-выход 42 блока

Э

HE 1 99, элемент И-ИЛИ-ИЛИ-НЕ 200

O для записи н выбранный регистр узла (ф 13) 165 через мультиплексор 157. Внутрен

Первый блок 8 прерывания (фиг.

201 202 э емент 15 ние регистры микропроцессора испольвключает триггеры 2 и, элеме .

НЕ 204 205 эуютсм для хранения и модификации

HE 203, элементы НЕ 20 и

Блоки 1 и 16 усиления имеют группу à 1реса памяти, счет«ика байтов, регист а состояния, признаков, флагов входов-выходов соответственно 206 и

9 буфера данных.

207.

Устройство работает следующим об- 2р Если в регистр к нд ст 3 кома и состояний произведена запись данных с кодом разом, Вначале ЗВМ устанавливает на общей операции, то блок 9 прои д д уст " . о п оизво иг екошине адрес устроистна, с с которым необ- дирование кода оп<рации, определяет ходимо выполнить обмен данными. Устч- тип заданной команды и осуществляет новленный адрес по выходу 22 блока 1 26 формирование соответствующих управляю о а на выполусиления поступает на вход дешифрато- щих сигналов путем перех д ра 5 адреса. .сли уст н

Eñ à овленный адрес нение микропрограммы, соотне ству щей сам собственных принадлежит к адре алгоритму заданной команды. ре .и г. стров устройства, то дешифратор 5 соответпо первому выходу ныр

30 абатывает 30 чтения, то блок 9 заданием соот о ий по вхо 39 сигнал выборки внутреннего регистра, ствующих кодов условий по входу который поступает в лок, а б 9 сигна- и посредством ныполнения соответствулом по второму выходу разрешается ющих микр р р. оп ог амм производит анализ ф сигнала прерывания микро- признаков сост ояния пе ифепийного ормирование р р вхо блока программ () лока (ПРМК) б 7 ,Э устройства, поступающих на вход лока

Блок 15 по коду условия, овия задавае- l5 с выхода 47 блока 16 усиления. мому блохом 9, формирует сигнал раз- П и ныполнении команды Запись р решения, который по входу посту38 осту- блок 9 заносит по входу-выходу 42 в регистр 13 управляющих сигналов ин пает в блок 9. Для записи данных с

4О формацию по управлению периферийным общей шины во внутренние регистры стройством стробирующим сигналом блок 9 при наличии входных сигналов по входу 41 и запускает периферийное, разрешения (PBA ВХП) блока по йходу 38 младших разрядов адреса (AO1-AO3) и сигнала управления (Уl) П и остижении номинальной скородешифра,ора 5 адреса по выходу 30 пе- 45 сти двюкения ленты на периферийном ст ойстве блок 9 выставляет запрос реходит на выполнение микрокоманды по у р адресу, сформированному сигналами 34 в блок 6 для получения

AOi-A03 и через триггер 52 поступающе- данных для записи. егист а 4

Содержимое памяти 154 микрокоманд по бп ка 7, регистра 2 данных и регистра тек его адреса и сигналами с выхода заданному адресу заносится в регистр текущ др

29 блока 7 осуществляет цикл захвата

155 микрокоманд и используется для об ей шины для ннепроцессорно1.о обме формирования управляющих сигналов по о щ на. Блок 7 выдает на вход 20 и прини выходу 31 для записи/чтения регистра

2 анных по выходу 32 — для записи- бб мает с д ает с выхо а 23 блока 1 усиления з ю е обмен данчтения регистра ком т а 3 команд и состояний, сигналы, синхронизирующие ной и ст ойстном. по выходу 33 — для записи в регистр ными между общей шиной и устро стном.

34- Данные для записи поступают по текущего адреса, по выходу для формирования запроса внепроцессор- вых ду о 17 блока усиления, через ре

5 14429 гистр 2 данных по входу-выходу 42 в блок 9 и записываются во внутренний буфер данных. Данные с регистра 14 через вход 48 блока 16 усиления параллельным кодом записываются в перифе рийное устройство,.

Длина записываемого массива опреде. ляется содержимым внутреннего регистра счетчика байтов, а начальный и последующие адреса памяти заносятся регистр 4 текущего адреса памяти по входу-выходу 42 блоком 9 по стробиру-емому сигналу по выходу 33. Содержимое регистра адреса памяти модифициру Ig ется блоком 9, а текущий адрес памяти передается по входу 18 блока 1 усиления.

При выполнении команды Запись устройство параллельно осуществляет 2п считывание записанной на периферийное устройство информации, ее обработ ку и контроль для определения безошибочного выполнения команды.

Окончание выполнения команды "За- 25 лись определяется переполнением сче". чика байтов и завершается контрольным считыванием информации. По завер шенин контрольного считывания блок 9 вырабатывает запрос на прерывание ЗО по выходу 35.

При наличии разрешающего сигнала по выходу 27 блока 7 блок 8 прерывания по входу 21 блока 1 усиления

Осуществляет процедуру прерывания и захвата общей шины, а по входу 24 передает управление блоку 7, который выполняет требуемый обмен и выдает в блок 8 сигнал об окончании обмена по выходу 2!, по которому блок 8

40 переходит в исходное состояние и ожидает очередное прерывание блока 9.

При выполнении команды пЧтение" устройство анализирует признаки состо. яния периферийного устройства, поступающие по выходу 47 блока 16 усиления на вход блока !5, определяет уст=.. новленную на периферийном устройстве скорость движения ленты и метод записи информации и запоминает их.

При выполнении команды Чтение" считанные с магнитной ленты данные (ДТЧ) с выхода 46 блока 16 усиления поступают на входы блоков 12 и 1О.

Данные на магнитную ленту могут быть записаны методом без возврата к ну- лю (БВН-1) или методом фазовой модуляции (ФК), а частота очитываемых с магнитной ленты данных определяетс;;: также скоростью движения ленты и ее колебаниями в пределах выбранной скорости.

Если в пределах выбранной скорости движения ленты считываются данные

БВН-I, то они параллельным кодом заносятся в регистр 115 блока !О, череэ регистр 117 под управлением сигналов блока 9 поступают на вход-выход 42 блока 9 и запоминаются во внутреннем регистре как младший байт слова.

Сформировав слово из двух байтов, блок 9 по входу-выходу 4? пересылает его в регистр 2 данных по управляющему сигналу по выходу 31, а по выходу

34 формирует запрос на внепроцессор-. ный обмен по общей шине для передачи данных по адресу, установленному в регистре 4 текущего адреса.

Работа блоков 6-8 при выполнении команды 1 Чтениеп аналогична работе указанных блоков при выполнении команды "Запись".

При этом данные с регистра 2 данных поступают по входу !7 блока. уси ления. В процессе выполнения командь.

il tl

Чтение блок 9 посредством выполн ния микропрограмм осуществляет насчи.тывание циклической суммы считанных данных и производит сравнение посчитанной циклической суммы в процессе выполнения операции чтения и подсчитанной циклической суммы в процессе выполнения операции записи и записанной в конце зоны записи. Блок 9 производит также контроль записанной информации по каждой дорожке и каждой строке записи.

Фазокодированные данные (ДЧТ) поступают на вход блока 12. Под управлением сигнала разрешения (РЗР) по выходу 36 блока 9 и синхронизирующих сигналов по выходу 44 блока !! синхронизации в блоке 12 проиэводитс, декодирование фазокодированных данна. путем выделения и запоминания информационных и фазовых переключений (перепадов уровня) с соблюдением точ-. ных временных соотношений.

Информация о считанных данных (ДЧТ) и информационных переключениях в последовательном коде с выхода 45 блока 12 поступает на входы блока If) для выравнивания и блока 11 синхронизации для подстройки генератора тоты в зависимости от чаcTo .ü. спитi,:. ных данных.

1442996

По сигналу переполнения счетчика 45

62 происходит переразгрузка счетчи ков 62, 64 и 69. В счетчик 69 загружается содержимое счетчика 64 ° В начале следующего цикла работы счетчика 62 счетчик 69 отсчитывает количест 50 во импульсов тактирующей частоты,определяемое предыдущим состоянием счет-; чика 64 и состоянием счетчика 63,Если счетчик 69 производит счет импульсов, то на входе элемента НЕ 70 низкий 55 потенциал, что вызывает заряд кондеь сатора на управляющем входе генера тора 77 и изменение базовой частоты генератора синхроимпульсов, В блоке 10 считанные данные и сигналы об информационных переключениях в последовательном коде с помощью мультиплексоров выравниваются и преo6 разуются в параллельный байт информации, который через регистр 117 поступает на вход 42 блока 9. Блок 10 поз= воляет обрабатывать данные с перекосом на интервалах, соответствующих 10 трем строкам записи.

Блок 11 синхронизации осуществляет формирование баэовых частот синхро сигналов, соответствующих номиналам с скоростей движения магнитной ленты, 15 и подстройку базовых частот синхросигналов пропорционально относительному изменении скорости движения.

Синхронизатор, состоящий иэ регистра 53, элементов ИЛИ-НЕ 65 и 66, эле 20 мента И-HE 67 и триггера 68, запускается положительным фронтом синхросигнала базовой частоты и эа один цикл работы вырабатывает серии госледова25 тельных синхроимпульсов длительностью равной длительности периода базовой частоты.

Глубина подстройки базовой частоты генератора 77 определяется частотой поступления сигналов информационного 30 переключения (ИРПК) . Информационные переключения по выходу 45 блока 12 поступают на вход триггера 52, а задним фронтом сигнала с выхода эле мента НЕ 58 триггер 52 устанавливаеч- З5 ся в единичное состояние, разрешая подсчет счетчиком 62 числа пришедших сигналов ИРПК. За время одного периода.счетчик 64 успевает просчитать оп ределенное число импульсов тактовой 40 частоты с выхода элемента -HE 57 (при скорости движения ленты, близкой к номинальной).

При отклонении скорости движения ленты от номинальной изменяется частота следования входных импульсов

ИРПК и, соответственно, изменяется содержимое, которое загружается в счетчик 69, При уменьшении скорости движения ленты число импульсов, просчи..: ное счетчиком 64, и содержимое, загр ;,;:земue в счетчик 69, увеличива . ются Поэтому уменьшается продолжи тельность счета счетчика 69 и уровень управляющего напряжения генератора

77. Последний уменьшает частоту выходного сигнала пропорционально иэмеI нению управляющего напряжения.

При увеличении скорости движения ленты число импульсов, просчитанное счетчиком 64, и содержимое, загружаемое в счетчик 69, уменьшаются, что вызывает увеличение уровня управляюще— го напряжения генератора 77 и пропор циональное увеличение его выходной частоты.

Работа блока 10 (фиг.3 и 4) состо ит в следующем. Считанные данные и сигналы об информационных переключениях в последовательном коде по выходу 45 иэ блока 12 поступает на входы мультиплексора 109 и через мультиплексор 111 в сдвиговый регистр

113. Под управлением мультиплексоров !

04-109,цанные сдвигаются начиная с нулевого разряда. Когда в третьем разряде блока 10 появляется строка единиц заголовка, то на выходе муль типлексора 84 формируется сигнал, разрешающий выработку сигнала строби-рсвания данных (СТРД) на выходе триг гера 98, Данные (ДАН 5) с выхода мультиплексора 84 через регистр 114 поступают на последовательный вход сдвигового регистра 116 и преобразу ются в параллельный байт данных.

Байт данных иэ регистра 116 пересыла ется в регистр 117 управляющим сигна лом (СТРД) по выходу элемента И 118.

Сформированный байт с регистра 117 по выходу выходу 42 пересылается в буфер блока 9. При наличии признака сбойного канала в строке цаннь1х в мультиплексоре 82 происходит коррек тировка сбойного бита по сигналу с вы хода триггера 99. При возникновении перекоса в считанных данных биты, относящиеся к одн строке, собираются в разных разрядах блока 10.

Работа блока 12 состоит в следую щем (фиг.5). Считанные с магнитной

96 10 исполнителя означает, что информация записана в память.

Работа блока 8 прерывания аналогична работе блока 6. При этом блок 9 формирует сигнал запуска программного прерывания по выходу 35.

Формула

9 14429 ленты фазокодированкые данные (ДЧТ) поступают на выход приемного регистра 119. Под управлением сигналов блока ll синхронизации на выходе

5 элемента ИСКЛЮЧАВШЕЕ ИЛИ 126 формиру»" ется сигнал переключения {перепад уровня) считываемых данных, который запоминается в триггере 133 переключений. Счетчик 131 фиксирует времен- 10 ные промежутки между переключениями, которые запоминаются в триггере 1 32 промежутков. Информация о считан-. ных данных, переключениях и промежутках между переключениями заносится 18 в параллельном коде в сдвиговый регистр 125 и появляется на его выходе в последовательном коде. Информация о считанных данных, переключениях и промежутках между переключениями в 20 последовательном коде анализируется в- каждой четверти периода следования считанных данных узлом, состоящим из элементов И-НЕ 140 и 142, И 127, 128 и 141, ИСКЛМЧАИШЕЕ ИЛИ 129 и 135 — 25

137, мультиплексора 148, регистров !

50 и 151, и формируется сигнал о фазовом переключении.

Получив информацию о переключениях узел формирует сигнал об ожидаемом Зр фазовом переключении на выходе элемента И-НЕ 140. Переключение, пришедшее в схему при наличии этого сигнала, заносится через мультиплексор 148 в сдвиговый регистр 150 и запоминается в регистре 151 как фазовое переключение. Если переключение не сопровождается выработкой сигнала об ожидаемом фазовом переключении, то на выходе элемента И 141 формируется сигнал qp информационного переключения, который поступает в блоки II и 10.

Второй блок 6 прерывания работает следующим образом. В исходном состоянии триггеры 179 и 181 сброшены, а триггеры 180 и 182 находятся в единич- ном состоянии и в состоянии ожидания запроса ЗПД на прерывание от блока

9 по выходу 34. Поступивший запрос транслируется на общую шину через триггер 179 и элемент И 184. Получив разрешение прерывания от процессора н на выходе 29 блока 7, блок 6 выраба= тывает сигнал на выходе элемента И

185. 55

Далее устройство становится задат- чиком, и блок 6 выдает сигнал занято-„ сти на элементе НЕ 186 через триггер

181. Получение строба синхронизации изобретения

Устройство для обмена информацией между ЭВМ и периферийными уст:.ойствами, содержащее дешифратор адре са, два блока прерывания, регистр команд и состояний, регистр текущего адреса, регистр данкьгх, блок формирователей сигналов обмена и два блока усиления> причем первая группа входов-выходов первого блока усиления является группой входов-выходов устройства для подсоединения к группе выходов-входов данных и управления

ЗВМ, вторая группа входов-выходов первого блока усиления соединена с первой группой информационнь1х входовзыходов регистра данных и регистра .оманд и состояний, группа входов и руппа выходов первого блока уснле" ькя соединены с группой информационных выходов регистра текущего адреса и группой информационных входов дешифратора адреса соответственно, первый выход разрешения, второй выход разрешения, выходы синхронизации блока формирователей сигналов обмена соединены соответственно с входом разрешения первого блока прерывания, входогг разрешения второго блока прерывания, с первым входом первого блока усиления, второй и третий входы которого соединены соответственно с выходом запроса прерывания и выходом запроса захвата первого и второго блока прерывания, первый выход дешифратора адреса соединен с входом з:-=ар ки блока формирователей сигнала обме . на, выход первого блока уснлзк .я соединен с входом стробирования блока формирователей сигкалов обмена. выход подтверждения первого блока;.рерывания соединен с первым входом .:годтв=.с=:дения блока формирователей сигкалов обмена, выход подтверждения второго блока прерывания соединен с вторым . входом подтверждения блока формирователей сигналов обмена и с первыми входами стробирования регистров данных, команд и состояний, т;кущ=;го ;;дреса группа входов-выходов второго блока

11 14429 усиления является группой входов-выходов устройства для подсоединения к группам выходов-входов данных и управления периферийных устройств, 5 о т л и ч а 0 щ е е с я тем, что„ с целью расширения области нрименения, в устройство введены блок микропрограммного управления, блок синхрониз-i. ции, блок регистров коррекции ошибок, 10 блок регистрации состояния, регистр управляющих сигналов, регистр вывода, блок формирования признаков саста яния, причем с первого па десятый выходы блока микропрограммного управле- 15 ния соединены соответственно с вторым стробирующим входом регистра данных, вторым страбирующим входом регистра команд и состояний, вторым стробирующим входом регистра текущего 20 адреса, входом запроса связи второго блока прерывания, входом внепроцессорной связи блока формирователей сиг. налав обмена, входом запроса связи первого блока прерывания, входом 25 стробирования блока регистров коррекции ошибки, входом режима блока формирования признаков состояния, входом стробирования регистра вывода, второй выход дешифратора адреса соединен 30 с входом выборки блока микропрограммного управления, вход разрешения которого соединен с выходом блока форми-рования признаков состояния, группа командных входов-выходов блока микро35 программного управления соединена со вторыми группами информационных входов-выходов регистров данных, команд и состояний, с группами информационных входов-выходов регистров текущего 40 адреса, управляющих сигналов, вывода, с г-руппой выходов блока регистров коррекции ошибок, выход режима блока формирователей сигналов обмена соединен с входом страбирования блока формирования признаков состояния, седьмой выход блока микропрограммного управления соединен с первыми входами режимов блоков синхронизации и регистрации состояния, группы информационных выходов регистров управляющих сигналов и регистра вывода соединены соответственно с первой и второй группами входов второго блока усиления, первая группа выходов которого соединена с группой информационных входов блока формирования признаков состояния, вторая группа выходов второго блока усиления соединена с группами информацианных входов блока регистров коррекции сшибок и блока регистрации состоя ния, .выход которого соединен с информационным вхалом блока регистров коррекции ошибок и вторим входом режима блока синхронизации, выход которого саединеH с Hõîäÿìè страбиравания блока р егистрации состояния и блока регистра-;. коррекции ошибок, первый и втор:.." :я::-ю:ходы блока регистра коррекции ошибок соединены соответственно с третьим входам режима блока синхро- низации и вторым входом режима блока регистрации состояния.

2. устройство по п.1, с т л H ч а

I0 щ е е с я тем, что блок формирования признаков состояния содержит регистр, два мультиплексора, шесть элементов И-НЕ, два элемента HE два элемента И-ИЛИ-НЕ, причем lit .pâbiå входы первогi) и второго мультиплексоров, первый информационный вход регистра, первый и второй входы первсго элемен та И„ вход первого элемента HE сос» тавляют вход режима блока формирования признаков состояния, C второго по восьмой входы второго мультиплексора составляют группу информационных входов блока формирования признаков состояния, первый и второй выходы ре гистра, выход второго элемента HE выход второго элемента И-НЕ, выходы первого и второго элементов И-ИЛИ-НЕ образуют группу выходов блаха, синхровход регистра является входом стробирования блока. выход первого мульти . плексора соединен со вторым информационным входом регистра, группа Bbl ходов которого соединена с группой входов второго мультиплексора, первый выход которого соединен с первыми входами первого и второго элементов

И-И 1И-ЛЕ соо гветственно, второй выход второго мультиплексора соединен, С вторыми входами первого и второго элементов И-ИЛИ-НЕ, первый вход первого элемента И-НЕ соединен с первым вхо" дам третьего элемента И»НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ, второй вход которого соединен с первым вь1ходом регистра, выход первого элемента И НЕ соединен с BTopbiM входом третьего элемента И-НЕ, первыми входами пятого и шестого элементов И-НЕ, выход четвер» того элемента И-НЕ соединен с входом второго элемента НЕ, выход первого

1З элемента НЕ соединен с третьим входом первого элемента И-ИЛИ-НЕ и второго элемента И-НЕ, вход первого элемента

НЕ соединен с вторым входом шестого эле5 мента HE и четвертым входом первого элемента И ИЛИ-НЕ,выход которого соединен

144299б 14 с первым входам второго элемента И-НЕ

2 второй вход которого соединен с вторым входом первого элемента И-НЕ, выход шестого элемента И-НЕ соединен с третьим входом второго элемента

И-ИЛИ-НЕ.

1442996 (C447.996 ю

l I

f 1 (! (

Я уг

pll<

1442996

1442996

К

Я

) 442996

Ш ) раин

8 128

8 91

1Я

/Щ

3, 125- l и 185-2

И,И о И п )98->

ЯИс W8-8

m M

1611442996 (442996

Составитель Г.Стернин

Текред И.Ходанич

Корректор ° Корабль

Редактор В.Петраш

Заказ б386/46

Подписное тираж 794. ВЙИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва, Ж-35, Раушскан набФ9 дэ 4/5

Производственно-полиграфическое предпр - .:=тие, г. Ужгород, ул. Проектная, 4