Цифровой синтезатор частот

 

Изобретение относится к радиотехнике . Цель изобретения - повьшение быстродействия и повышение спектральной чистоты выходного сигнала. Устрво содержит тактовый г-р 1, накопитель 2, преобразователи 3 и 7 кода, преобразователь 4 кода фазы в код амплитуды, блок мультиплексоров (БМ) 5, регистр 6 памяти, ЦАП 8 и фильтр 9 нижних частот. Разрядный код текущей фазы синусоидального сигнала с накопителя 2 поступает в преобразователь 3, где этот код либо передается без изменения, либо преобразуется в дополнительный . Код старших разрядов преобразователя 3 поступает на управляющие входы БМ 5, а код младших разрядов через преобразователь 4 - на информационные входы БМ 5. На выходах БМ 5 появится одно из значений кода преобразователя 4, которое фиксируется в регистре 6. Затем преобразователь 7 формирует положительную или отрицательную полярность ф-ции. Этот код преобразуется в аналоговый вид и после фильтрации поступает на выход устр-ва. Цель достигается введением БМ 5 и регистра 6. 1 з.п. ф-лы, I ил. (Л с

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (я) 4 Н 03 В 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4119320/24-09 (22) 12.09.86 (46) 07.12.88. Бюл. Р 45 (72) Г.Н.Прохладин (53) 62 1. 373. 42 (088. 8) (56) Гнатек Ю.P. Справочник по цифроаналоговым и аналого-цифровым преобразователям. — M. Радио и связь, 1982, с. 255-259 °

Побережский Е.С.и др. О логическом методе преобразования фаза-синус в цифровых синтезаторах частоты. †Радиотехника, 1984, Р 2, с. 50-53. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение быстродействия и повышение спектральной чистоты выходного сигнала. Устрво содержит тактовый r-p 1, накопитель 2, преобразователи 3 и 7 кода, преобразователь 4 кода фазы в код амплитуды, блок мультиплексоров (БМ)

5, регистр 6 памяти, ЦАП 8 и фильтр 9 нижних частот, Разрядный код текущей фазы синусоидального сигнала с накопителя 2 поступает в преобразователь

3, где этот код либо передается без изменения, либо преобразуется в дополнительный. Код старших разрядов преобразователя 3 поступает на управляющие входы БМ 5, а код младших разрядов через преобразователь 4 — на информационные входы БМ 5. На выходах

BM 5 появится одно из значений кода преобразователя 4, которое фиксируется в регистре 6. Затем преобразователь 7 формирует положительную или отрицательную полярность ф-ции. Этот код преобразуется в аналоговый вид и после фильтрации поступает на выход устр-ва. Цель достигается введением

БМ 5 и регистра б. 1 э.п. ф-лы, 1 ил.

1443122

Изобретение относится к радиотех-, нике и может быть использовано в, приемопередающей аппаратуре, а также в контрольно-измерительных устройст5 вах для получения дискретного множества частот.

Цель изобретения — повышение быстродействия и повышение спектральной чистоты выходного сигнала. 10

На чертеже представлена структурная электрическая схема цифрового синтезатора частот.

Цифровой синтезатор частот содержит тактовый генератор 1, накопитель 2, первый преобразователь 3 кода, преобразователь 4 кода фаэы в код амплитуды, блок 5 мультиплексоров, регистр

6 памяти, второй преобразователь 7 кода, цифроаналоговый преобразова- 20 тель 8, фильтр 9 нижних частот.

Преобразователь кода фазы в код ам-. плитуды содержит блок 10 дешифраторов блок 11 регистров памяти, первый 25 элемент ИСКЛ10 1ЛОЩЕЕ ИЛИ 12, второй элемент ИСКЛ1ОЧА1ОЦЕЕ ИЛИ 13, третий элемент ИСКЛ10ЧЛ1ОЩЕЕ ИЛИ 14.

Цифровой синтезатор частот работает следующим образом. 30

На выходе накопителя 2 через равные промежутки времени, определяемые тактовой частотой тактового генератора 1, появляется m-разрядный код текущей фазы синусоидального сигнала, все разряды которого, исключая старший разряд, поступают на вход первого преобразователя кода. Если значение (m-1) разряда кода равно нулю, то код с входов первого преобразователя ко- 40 да передается на его выходы без изменения, а если единице, то код преобр азует ся в дополнительный код. Четыре младших разряда кода поступают на входы блока 10 дешифраторов и на вхо- 45 ды первого 12 и третьего 14 элементов ИСКЛ1ОЧА1ИЦЕЕ ИЛИ, при этом на выходе второго элемента ИСКЛ!ОЧЯОЩЕЕ ИЛИ

13 реализуется выражение вида

Е = (H+ 11> + H4. П ) (Нг H< + Нг Н,)+50

+ (H4 НЗ + " Нз) (Н,г E1) + «1г H,), где Н,Н,Н,Н вЂ” значениЯ с пеРвого по четвертый младших разрядов с выхода первого преобразователя 3 кода.

Прямое и инверсное значения данной функции поступает на первыи и второй входы блока 10 дешифраторов и в результате последний проводит преобразование кода фазы в код амплитуды требуемой функции.

Полученный код по тактовому импульсу запоминается в блоке ) 1 регистров и с его выходов поступает на информационные входы блока 5 мультиплексоров, на управляющие входы которых поступают код старших разрядов первого преобразователя 3 кода. В зависимости от кода старших разрядов первого преобразователя 3 кода на выходах, блока 5 мультиплексоров появляется одно из и значений кода с выходов преобразователя 4 кода фазы. По тактовому импульсу данное значение фиксируется в регистре 6. Если на втором входе второго преобразователя 7 кода имеется уровень "Лог. 0", то блок формирует положительную полярность функции, если имеется уровень "Лог.

1"", то отрицательную полярность функции. Код с выхода второго преобразователя 7 кода преобразуется в аналоговый вид с помощью цифроаналогового преобразователя 8 и через фильтр 9 поступает на выход цифрового синтезатора частот °

Введение блока 5 мультиплексоров позволяет упростить преобразователь

4 кода фазы, поскольку уменьшается число переменных дешифратора преобразователя 4 кода фазы. Введение регистра 6 позволяет повысить быстродействие, поскольку позволяет уменьшить число элементов включенных между блоком 11 регистров и входом второго преобразователя 7 кода.

Кроме того, использование блока 5 мультиплексоров позволяет сменой блока 10 дешифраторов изменять форму реализуемого сигнала (синусоидальная, треугольная, пилообразная и т.д.}.

Формула изобретения

1. Цифровой. синтезатор частот, содержащий последовательно соединенный накопитель, первый преобразователь кода, преобразователь кода фазы в код амплитуды, последовательно соединенные второй преобразователь кода, цифроаналоговый преобразователь и фильтр нижних частот, тактовые входы цифроаналогового преобразователя, накопителя, преобразователя кода фазы в код амплитуды, первого и второго

1443122

2. Цифровой синтезатор частот по п. 1, отличающийся тем, что преобразователь кода фазы в код амСоставитель Ю. Ковалев

Редактор М.Бланар Техред Я,яндык Корректор М.Демчик

Заказ 6393/52 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4j5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4 преобразователей кода подключены к выходу тактового генератора, а выход старшего разряда накопителя соединен с управляющим вхбдом второго преобра5 зователя кода, о тл ич а ющийс я тем, что, с целью повышения быстродействия и повышения спектральной чистоты выходного сигнала, введены последовательно соединенные блок 10 мультиплексоров и регистр памяти,тактовый .вход и кодовый выход которого подключены соответственно к выходу тактового генератора,-и к кодовому входу второго преобразователя кода, .18 управляющий вход блока мультиплексоров соединен с выходом старших разрядов первого преобразователя кода, а информационные входы блока мультиплексоров подключены к соответствую- 20 щим выходам преобразователя кода *азы в код амплитуды. плитуды содержит последовательно соединенные первый и второй элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ, третий элемент ИСКЛЮЧАIОЩЕЕ ИЛИ и последовательно соединенные блок дешифраторов и блок регистров памяти, тактовый вход и выход которого являются соответственно тактовым входом и выходом преобразователя кода фазы в код амплитуды, кодовые входы блока дешифратора являются кодовым входом преобразователя кода фазы в код амплитуды, при этом первый, второй, третий и четвертый младшие разряды кодового входа преобразователя кода фазы в код амплитуды соединены соответственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первым и вторым входами третьего . элемента ИСКЛЮЧАКЗЦЕЕ

ИЛИ, выход которого подключен к второму входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй выходы которого соединены соответственно с первым и вторым входами блока дешифраторов.