Фазовый синхронизатор

 

Изобретение относится к импульсной технике и может быть использовано для формирования сигнала синхронизации вычислительных систем, функционирующих в асинхронном режиме. Цель изобретения - повьппение точности фазовой подстройки - достигается за счет повьшения (практически на один порядок) быстродействия. Устройство содержит блок 1 задержки, состоящий из п-1 злементов задержки, шину 2 тактового сигнала, группу 3 D- триггеров, шину 4 синхронизации, пканальный коммутатор 5 и выходную ну 6. Положительный эффект заключается в том, что построение схемы последовательно по цепи триггеров не накладьюает принципиальных ограничений на временные расстояния меаду фазами. Это повыгаает надежность синхронизации ЭВМ и измерительных систем за ., , счет повьш1ения точности фазовой син- . хронизации. 2 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (П) (11 4 Н 03 К 5/135

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4243523/24-21 (22) 11.05.87 (46) 07.12.88. Бюл. У 45 (72) В.В,Бовырин, Д.Н.Ершов и Ю,В.Соколов (53) 621.373(088.8) (56) Авторское свидетельство СССР

Р 1285581, кл. Н 03 К 5/153, 26.08.85.

Авторское свидетельство СССР

У 1256176, кл. Н 03 К 5/135, 26,04,84. (54) ФАЗОВЫЙ СИНХРОНИЗАТОР (57) Изобретение относится к импульс" ной технике и может быть использова-, но для формирования сигнала синхронизации вычислительных систем, функционирующих в асинхронном режиме, Цель изобретения - повьппение точнос" ти фазовой подстройки — достигается за счет повьппения (практически на один порядок) быстродействия. Устройство содержит блок 1 задержки, состоящий из и-1 элементов задержки, шину 2 тактового сигнала, группу 3 Dтриггеров, шину 4 синхронизации, иканальный коммутатор 5 и выходную ши ну 6, Положительный эффект заключается в том, что построение схемы последовательно по цепи триггеров не накладывает принципиальных ограничений на временные расстояния между фазами.

Это повьпчает надежность синхронизации ЗВМ и измерительных систем за счет повьппения точности фазовой синхронизации. 2 ил.

Изобретение относится к импульсной технике и может быть использовано для формирования сигнала синхронизации вычислительных и измерительных систем, функционирующих в асинхронном режиме.

Цель изобретения — повышение точности фазовой синхронизации за счет повышения (практически на порядок) быстродействия.

На фиг.1 приведена электрическая структурная схема синхронизатора; на фиг.2 — временные диаграммы, поясняющие его работу. 15

Фазовый синхронизатор содержит блок 1 задержки; состоящий из (п-1)го элемента задержки, Вход блока 1 задержки соединен с шиной 2 тактового сигнала, S-выходы каждого из итриггеров D-типа группы 3 соединены с шиной 4 синхросигнала. Выход и-канального коммутатора 5 соединен с выходной шиной 6.Информационный вход каждого канала и-канального коммута- 25 тора 5 соединен с С-входом соответствующего триггера группы 3, при этом

С-вход первого триггера группы 3 соединен с входом блока 1 задержки, выходы элементов задержки которого сое- 30 динены с С-входами соответственно, начиная с второго, триггеров из группы З.Управляющие входы каждого из каналов и-канального коммутатора 5 соединены с инверсными выходами соответ- 35 ствующих триггеров и с прямым выхо; дом и D-входом предыдущего триггера группы 3, при этом инверсный выход первого триггера соединен с прямым выходом и с D-входом и-го триггера 40 группы 3, Синхронизатор работает следующим образом.

До момента фазовой синхронизации все триггеры группы 3 по S-входу 45 удерживаются в единичном состоянии.

При этом на их инверсных выходах поддерживается уровень пЛог.О, который не пропускает на шину 6 через коммутатор 5 ни одну из фаэ тактового сиг- 5О нала, образованных блоком 1, В момент синхронизации t (фиг.2) удерживающий сигнал снимается с Sвходов триггеров (фиг.2а), Предположим; что сигналы фаз Ф,,, Ф, Ф; <, 55 приходящие на С-входы соответствующих триггеров, расположены относительно момента синхронизации tc (Фиг,2б, г). Под воздействием рабочих" фронтов фаз Ф;, Ф „„, соответствующие триг- геры последовательно переключаются в состояние "Лог.О" (фиг.2д и е). Далее переключаются остальные триггеры, В состоянии "Лог.1" остается лишь (i-1)-й триггер (фиг.2ж), поскольку на его D-входе от сигнала Q, +, Q; (фиг.2з) поддерживается уровень "Лог.

1". Этот же сигнал пропускает через коммутатор 5 на шину 6 фазу Ф;(фиг.2и) рабочий фронт которой наиболее близок к моменту синхронизации t

По сравнению с известным фазовым синхронизатором предлагаемый обладает большей по времени точностью фазовой синхронизации. Так в известном устройстве, реализованном на триггерах серии К500, минимально допустимое временное расстояние между соседними фазами синхросигнала составляет около 2 нс. В предлагаемом сиихронизаторе минимальное расстояние между соседними фазами определяется эффектами второго порядка малости, оно, в частности, сравнимо с разбросом времени переключения триггеров фиксирующей цепи, который для триггероВ указанной серии не превышает 6tэ 0,2 нс.

Формула изобретения

Фазовый синхронизатор, содержащий группу из и триггеров D-типа, блок задержки, состоящий из (и-1)-ro последовательно соединенного элемента задержки, и-канальный коммутатор, выход которого соединен с выходной шиной, информационный вход первого канала — с шиной тактового сигнала и с входом блока задержки, выходы элемен" тов задержки которого соединены с информационными входами, начиная с второго канала, п-канального коммутатора и шину синхросигнала, о т л и ч а ю— шийся тем,, что, с целью повышения точности фазовой синхронизации, S-входы каждого из и-триггеров соединены с шиной синхросигнала, С-входы каждого из п триггеров соединены с информационными входами соответствую-. щих каналов и-канального коммутатора, управляющие входы которых соединены с инверсными выходом соответствующего триггера, с прямым выходом и с D-входом предыдущего триггера, при этом прямой выход и D-вход и-го триггера соединены с инверсным выходом первого триггера.

1443147

Составитель А.Соколов

Редактор М,Бланар Техред А. Кравчук Корректор Г.Решетник

Заказ 6394/53

Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Фазовый синхронизатор Фазовый синхронизатор Фазовый синхронизатор 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в цифровых системах передачи дянных по проводному или волоконно-оптическому каналам Цель изобретения - повыиение надежности функционирования устройства путем уменьшения частоты дискретизации при обработке входного сигнала, что обеспечивает повышение почти в два раза темпа передачи дискретного сигнала

Изобретение относится к вычислительной технике, а именно к устройствам синхронизации, и может быть использовано в системах синхронизации средств автоматики и вычислительной техники и в телевидении

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычис лительной техники

Изобретение относится к импульсной технике, в частности к формирователям импульсов с подавлением помех , и мйжет быть использовано в вычислительной технике и автоматике

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной технике

Изобретение относится к импульсной технике и может быть для использовано в устройствах автоматики, вычислительной и измерительной техники

Изобретение относится к импульсной технике и может быть использовано при построении различных цифровых устройств

Изобретение относится к импульсной цифровой технике, предназначено для выполнения с помощью входной непрерывной последовательности тактовых импульсов полной функции синхронизации входного одноразрядного или двухразрядного прямого или инверсного асинхронного цифрового сигнала (формирования одноразрядного синхронизированного сигнала и его синхросигнала) и может быть использовано при построении любых синхронных автоматов с памятью для ввода асинхронных команд или данных в двоичном последовательном самосинхронизирующемся коде (ДПСК), в частности может использоваться в качестве декодера трехуровневого кода RZ с возвратом к нулю по ГОСТ 18977-79 и РТМ 1495-75 или в качестве формирователя синхронизированного сигнала последовательного кода и его синхросигнала для любого двухуровневого ДПСК, например манчестерского по ГОСТ 26765.52-87 (зарубежные стандарты MIL-STD-1533B и MIL-STD-1773), биимпульсного или Миллера по ГОСТ 27232-87 и т.п

Изобретение относится к импульсной цифровой технике и предназначено для выполнения полной функции синхронизации потенциального и/или импульсного входного синхронизируемого цифрового сигнала (формирования синхронизированного сигнала и его синхросигнала) с помощью входной непрерывной последовательности тактовых импульсов для построения синхронных устройств (синхронных автоматов с памятью) ввода асинхронных команд или данных и обмена информацией, например, между двумя синхронными устройствами, каждое из которых имеет собственную тактовую частоту синхронизации

Изобретение относится к импульсной цифровой технике, предназначено для выполнения полной функции тактовой синхронизации входного синхронизируемого цифрового сигнала (формирования синхронизированного сигнала и его тактового синхросигнала) с программируемым временным порогом заградительной фильтрации синхронизации входного цифрового сигнала как помехи при длительности нулевой или единичной фазы помехи, не превышающей пороговой длительности, отсчитываемой с помощью входной непрерывной последовательности тактовых импульсов, и может быть использовано при построении синхронных устройств (синхронных автоматов с памятью) для помехоустойчивого ввода асинхронных команд или данных и обмена информацией (командами и данными), например, между двумя синхронными устройствами, каждое из которых имеет собственную тактовую частоту синхронизации

Изобретение относится к импульсной цифровой технике, предназначено для выполнения полной функции синхронизации входного асинхронного кодового сигнала ID(1:M) разрядности M 2 (формирования на разрядных выходах синхронизированного кодового сигнала OD(1:M) и его кодового синхросигнала OCD(1:M) и формирования на первом, втором и третьем выходах соответственно синхросигналов OCD кодового сигнала, паузы OPD и начала паузы ОРС, означающего обнаружение неизменности входного кодового сигнала в течение некоторого времени) с заградительной фильтрацией синхронизации входного кодового сигнала как помехи при длительности его изменения, не превышающей пороговой длительности, отсчитываемой с помощью входной непрерывной последовательности тактовых импульсов, и может быть использовано при построении синхронных устройств для помехоустойчивого ввода асинхронных кодовых или разовых команд или данных и обмена информацией (командами и данными), например, между двумя синхронными устройствами, каждое из которых имеет собственную тактовую частоту синхронизации

Изобретение относится к импульсной технике и может быть использовано в автоматизированных системах управления стендовыми испытаниями энергодвигательных установок в качестве формирователя управляющих высокостабильных импульсов в широком диапазоне длительностей

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники
Наверх