Формирователь сигналов с угловой модуляцией

 

Изобретение относится к радиотехнике и может использоваться в гидроакустических комплексах в качестве задаклдего генераторам Цель изобретения - повышение точности формирования сигнала и увеличение базы формируемого сигнала. Устройство содержит двоичный счетчик 2, блоки 4 и 10 постоянной памяти, ЦАП 5, инвертор 11. Цель достигается введением в устройство генератора 1 тактовых импульсов двоичного сумматора кодов 3 по модулю N, интерполирующего фильтра 6, двух ключей 7 и 8, блока 9 управления и генератора 12 запускающих импульсов. 2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) 01) А1 (51) 4 Н 04 L 27/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4240949/24-09 (22) 04.05.87 (46) 07.12 ° 88. Бюл. В .45 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) Ю,О..Покровский, К.В.Филатов и Е.Л.Шержуков (53) 621. 376. 3 (088. 8) (56) Авторское свидетельство СССР

У 1241411, кл. Н 03 С 3/38, 1985. (54) ФОРМИРОВАТЕЛЬ СИГНАЛОВ С УГЛО-, ВОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике и может использоваться в гидроакустических комплексах в качестве задающего генератора; Цель изобретения — повышение точности формирования сигнала и увеличение базы формируемого сигнала. Устройство содержит двоичный счетчик 2, блоки 4 и 10 постоянной памяти, ЦАП 5, инвертор 11. Цель достигается введением в устройство генератора 1 тактовых импульсов двоичного сумматора кодов 3 по модулю N, интерполирующего фильтра 6, двух ключей 7 и

8, блока 9 управления и генератора

12 запускающих импульсов. 2 э.п. ф-лы, 5 ил.

1443195

Изобретение относится к радиотехнике и может использоваться в гидроакустических комплексах в качестве задающего генератора.

Цель изобретения — повьппение точности формирования сигнала и увеличение базы формируемого сигнала.

На фиг. 1 представлена структурная электрическая схема предлагаемого формирователя; на фиг. 2 и 3— эпюры напряжений, поясняншр е его работу на фиг. 4 и 5 — варианты выполнения блока управления.

Формирователь сигналов с угловой модуляцией содержит (фиг. 1) генератор 1 тактовых импульсов, двоичный счетчик 2, двоичный сумматор 3 кодов по модулю N, первый блок 4 постоянной памяти, цифроаналоговый преобра- 20 зователь 5, интерполирующий фильтр

6, первый и второй ключи 7 и 8, блок

9 управления, второй блок 10 пос:оянной памяти, инвертор 11, генератор

12 запускающих импульсов. 25

Блок 9 управления (фиг. 4) содержит генератор 13 импульсов, блок 14 логического умножения, двоичный счетчик 15, дешифратор 16 двоичного кода, RS- òðèããåð 17.

Блок 9 управления (фиг. 5} содержит генератор 18 импульсов, первый, второй, третий и четвертый блоки 1922 логического умножения, первый RSтриггер 23, реверсивный двоичный счетчик 24, дешифратор 25 двоичного кода, второй КБ-триггер 26.

Формирователь сигналов с угловой модуляцией работает следующим образом °

В начальный момент времени с, в паузе между зондирующими импульсами блок 9 УпРавленин (фиг. 1) выРабатывает на втором выходе такое напряжение (фиг. 2б), что первый ключ 7 закрыт, а второй ключ 8 открыт. На первом выходе блока 9 управления установлен

m-разрядный двоичный код, значение которого равно нулю (фиг. 2в). Гене! ратор 1 тактовых импульсов вырабатыва50 ет прямоугольные импульсы с частотой це f желаемая Несущая частота формируемого сигнала, которые поступают на вход m-разрядного двоичного счетчика 2, с максимальной емкостью N = 2 . На выходе

t7l 55

I двоичного счетчика 2 образуется дво" ичный m-разрядный код, значения которого изменяются по пилообразному закону (фиг. 2д). Этот код поступает на первый вход двоичного сумматора 3 кодов по модулю N. Поскольку код адресного входа второго блока 10 постоянной памяти не изменяется, то на выходе второго блока 1О, соединенного с вторым входом двоичного сумматора кодов 3 по модулю N, присутствует неизменное m-разрядное двоиЧное число, равное нулю, поэтому на его выходе код изменяется также по пилообразному закону. Этот двоичный ш-разрядный код поступает на адресный вход первого блока 4 постоянной памяти, в котором в ячейках с адресами, начиная с нулевого по N = 2 — 1, записаны коды отсчетов одного периода косинусоиды. Следовательно, на выходе первого блока 4 имеем код, непрерывно изменяющийся по косинусоидальному закону. Этот код поступает на цифроаналоговый преобразователь

5, на выходе которого получается аналоговое, дискретное во времени напряжение, изменяющееся по косинусоидальному закону. Это напряжение поступает на интерполирующий фильтр 6 и далее на сигнальные входы первого

7 и второго 8 ключей. Так как первый ключ 7 закрыт, а второй ключ 8 открыт, то на выходе второго ключа

8 формируется гармоническое колебание с частотой f (фиг. 2в).

В момент с прихода импульса запуска с выхода генератора запускающих импульсов на вход блока 9 управления (фиг. 2а) на его втором выходе напряжение изменяется так (Фиг. 2б) что второй ключ 8 закрывается, а первый ключ 7 открывается.

На первом выходе блока 9 начинает вырабатываться линейно-нарастающий двоичный код (фиг. 2в). Этот код является адресным для второго блока 10, в котором последовательно опрашива ются с п = 0 по и = 2 — 1 ячеек

1 (1 m) и на выходе которого имеется изменяющийся двоичньп4 m-разрядньй код, задающий закон изменения фа4эы модулирующего сигнала p (t), представленный по модулю числа 2 (фиг. 2е). В двоичном сумматоре 3 кодов по модулю N осуществляется сложение линейно-нарастающих кодов с выхода двоичного счетчика 2 (функция (у"(с)) и отсчетов фазы модулирующего колебания с выхода второго блока 10 (функция („(с)), и образуетз

14 ся код полной фазы колебания с угловой модуляцией (фиг. За). Этот код поступает на адресный вход первого блока 4 постоянной памяти, на выхо-де которого имеются двоичные коды отсчетов колебания с заданным законом угловой модуляции. Эти коды поступают на цифроаналоговый преобразователь 5, выходное напряжение которого поступает на интеполирующий фильтр

6, на выходе последнего имеются колебания с заданным законом угловой модуляции (фиг. Зб).

Таким образом, на выходе первого ключа 7 имеется импульсное колебание с заданным законом угловой модуляции.

В момент с заканчивается формирова1 ние сигнала с угловой модуляцией, его длительность T = t — t определя9 ется сигналами блока 9 управления.

В паузе между формируемыми импульсными сигналами (момент t< на фиг. 2 и 3) на выходе двоичного счетчика 15 (фиг. 4) содержится нулевой двоичный код, на выходе дешифратора

16 присутствует уровень логической единицы, на выходе RS-триггера 17 уровень логического нуля, генератор

13 импульсов вырабатывает импульсы с частотой f которые поступают на первый вход блока 14 логического умножения. Значение f связано с длительностью T формируемого сигнала соотношением f1. = N/Т.

Поскольку второй вход блока 14 логического умножения соединен с выходом RS-триггера 17, то на его выходе присутствует уровень логического нуля. На входе блока 9 управления присутсвует уровень логической единицы (фиг. 2а).

В момент с прихода запускающего импульса íа вход блока 9 управления от генератора 12 запускающих импульсов (фиг. 2а) на выходе RS-триггера

17 появляется уровень логической единицы и, следовательно, уровень логической единицы на втором выходе блока 9 управления (фиг. 2б). С выхода блока 14 логического умножения на вход двоичного счетчика 15 начи нают поступать импульсы с частотой

f .,На первом выходе блока 9 управления начинает линейно изменяться двоичный код (фиг. 2в). В момент t

% достижения заданного в дешифраторе ,16 значения кода (2 -1, где 1 m), на выходе дешифратора 16 появляется

4 уровень логического нуля, на выходе

RS-триггера 17, а значит и на втором выходе блока 9 управления также

5 появляется уровень логического нуля, который запрещает прохождение импульсов с выхода генератора 13 импульсов на вход двоичного счетчика 15 (фиг.2б).

Сигнал с выхода дешифратора 16 также устанавливает двоичный счетчик 15 в нулевое состояние. На выходе дешифратора 16 устанавливается уровень логической единицы. Блок 9 управления переходит в режим ожидания следующего запускающего импульса с выхода генератора 12 запускающих импульсов.

Если фазовая функция формируемого сигнала четна (относительно середины импульсного сигнала), то при сохщ0 ранении неизменной емкости второго блока 10 постоянной памяти изменением структуры блока 9 управления, возможно вдвое увеличить базу формируемого сигнала. Большинство исполь25 зуемых на практике сигналов удовлетворяет этому свойству (сигналы с линейной, квадратичной, тангенциальной частотной модуляцией и др.)- Для сигналов с четной фаэовой функцией

30 целесообразно использовать второй вариант построения блока 9 управления.

B паузе между формируемыми импульсными сигналами (момент с на фиг.2

35 и 3) На прямом выходе второго триггера 26 (фиг. 5) содержится уровень логического нуля, а на инверс- ном — уровень логической единицы (фиг. 2б). С выхода генератора 18

40 импульсов импульсы с частотой f" через второй блок 20 логического умножения поступают на вход S первого

RS-триггера 23, на входе R которого держится уровень логической единицы.

45 Значение f связано с длительностью

Т формируемого сигнала соотношением

Е = 2N/T.

На втором входе четвертого блока

22 логического умножения присутствует уровень логической единицы, а на втором входе третьего блока 21 логического умножения — уровень логического нуля, таким образом, реверсивный двоичный счетчик 24 подготов55 лен к инверсному счету. На входе предварительной записи реверсивного двоичного счетчика 24 установлен код, соответствующий выбранному значению

N, Импульсы с выхода второго блока

43195 ка постоянной памяти, двоичный счетчик, инвертор и цифроаналоговый преобразователь, входы которого соеди5 нены с выходами первого блока постоянной памяти, о т л и ч а ю щ и йс я тем, что, с целью повышения точности формирования сигнала, введены генератор запускающих импульсов, два

10 ключа, блок управления, двоичный сумматор кодов по модулю М, интерполирующнй фильтр и генератор тактовых импульсов, выход которого через двоичный счетчик подключен к одним входам двоичного сумматора кодов по модулю

N другие входы и выходы которого соединены соответственно с выходами второго блока постоянной памяти, к входам которого подключены первые выходы блока управления, и с входами первого блока пос:тоянной памяти, при этом выход цифроаналогового преобразователя через интерполирующий фильтр подключен к сигнальному входу первого ключа, управляющий вход которого соединен с вторым выходом блока управления, и к сигнальному входу второго ключа, управляющий вход которого соединен с выходом инвертора, к входу которого подключен второй выход блока управления, вход которого соединен с выходом генератора запускающих импульсов.

2. Формирователь сигналов по п ° 1, отличающийся тем, что блок управления содержит генератор импульсов и последовательно соединенные дешифратор двоичного кода, RS-триггер, блок логического умноже4 J ния, к второму входу которого подключен выход генератора импульсов, и двоичный счетчик, выходы которого подключены к входам дешифратора двоичного кода и являются первыми выходами блока управления, вторым выхо45 дом которого является выход RS-триггера, S-вход которого является входом блока управления, а выход дешифратора двоичного кода подключен к

- установочному входу двоичного счет-

50 чика..

Формула изобретения

1. Формирователь сигналов с угловой модуляцией, содержащий два бло-

5 14

20 логического умножения поступают на вход С реверсивного двоичного счетчика 24, тем самым осуществляется запись кода с входа предварительной установки в реверсивный двоичный счетчик 24. Поскольку на втором входе первого блока 19 логического умножения присутству-ет уровень логического нуля, то импульсы с выхода генератора 18 импульсов на первые входы третьего блока 21 и четвертого блока 22 логического умножения не приходят.

В момент г. поступления запускающего импульса на вход блока 9 управления (фиг. 2а) второй RS-триггер 26 меняет свое состояние (фиг.2б}, тем самым запрещая прохождение импульсов с выхода генератора 18 имп1 льсов на вход S первого RS-триггера 23 и разрешая их прохождение на первые входы третьего блока 21 и четвертого блока 22 логического умножения. Так как на втором входе третьего блока 21 логического умножения присутствует уровень логического нуля, а на втором входе четвертого блока 22 логического умножения — уровень логической единицы, то импульсы поступают на реверсивный вход (-1) реверсивного двоичного счетчика 24, на выходе которого код начинает линейно убывать (фиг. 2r). При достижении нулевого кода на его выходе (ъ О) появляется перепад иэ "1" в

"0, который изменяет состояние первого RS-триггера 23, тем самым обеспечивая перевод реверсивного двоичного счетчика 24 на счет в прямом направлении совместно с третьим и четвертым блоками 21 и 22 логического умножения. Код на выходе реверсивного двоичного счетчика 24 начинает линейно нарастать (фиг. 2г). При до-тижении этим кодом заданного дешифратором 25 значения (2 -1., где 1-Г m-1) на выходе дешифратора 25 появляется перепад из "1 в "0, который поступает на вход R второго RSтриггера 26, последний изменяет свае состояние, приводя блок 9 управления в первоначальное состояние. С приходом следующего запускающего импульса работа блока 9 управления повторяется.

3. Формирователь сигналов по п. 1, отличающийся тем, что с целью увеличения базы формируемого сигнала, блок управления содержит четыре блока логического умножения, два RS-триггера, реверсивный двоичный счетчик, дешифратор двоичного кода и генератор импульсов, выход

7 j 14431 которого подключен к первому входу первого блока логического умножения, выход которого соединен с первыми входами третьего и четвертого блоков логического умножения, и к первому входу второго блока логического умножения, выход которого соединен с

Б-входом первого RS-триггера,инверсный выход которого подключен к второ- о му входу третьего блока логического умножения, и. с установочным входом реверсивного двоичного счетчика, входы прямого и инверсного счета которого соединены соответственно с выходом третьего блока логического умножения и с выходом четвертого блока . логического умножения, к второму входу которого подключен прямой выход

95 первого Rs-триггера, R-вход которого соединен с выходом перепблнения реверсивного двоичного счетчика, информационные выходы которого подключены к входам дешифратора двоичного кода и являются первыми выходами блока управления, вторым выходом которого является прямой выход второго RS триггера, который подключен к второму входу первого блока логического умножения, причем выход дешифратора двоичного кода соединен с К-входом второго RS-триггера, S-вход которого является входом блока управления, а инверсный выход второго

RS-триггера подключен к второму входу второго блока логического умноже1443195

Составитель А. Москевич

Техред Л. Олийнык Корректор М.Максимишинец

Редактор Б.Бугренкова

Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6398/56

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4