Демодулятор фазоманипулированных сигналов

 

Изобретение относится к технике связи. Цель изобретения - повьппение помехоустойчивости при большом уровне шума входного сигнала. Демодулятор содержит усилитель 1,регистр 2 сдвига, мажоритарный блок 3, блок управления 4, задающий г-р 5, делители 6 и 9 частоты, дешифраторы 7, 10 и 12, эл-т 8 неравнозначности,эл-т И 11, счетчик 13,, D-триггер 14 и блок нагрузки 15. В демодуляторе при помощи регистра 2 и мажоритарного блока 3 осуществляется вьщеление полученного сигнала в одном периоде бита входной информации. ЕСЛИ в результате большой зашумленности входного сигнала отдельные периоды передаваемого бита информации принимаются ошибочно, то при помощи счетчика 13 и дешифратора 12 выделяется полезный бит информации, представленной несколькими периодами фазоманипулированного сигнала Выделение полезного сигнала возможно при наличии правильно воспринятых более К/2 периодах отдельного бита информации (где К - целое четное число). Цель -достигается введением делителя 9, дешифраторов 10 и 12 и счетчика 13. 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4

OllHCAHHE ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4226372/24-09 (22) 09.04.87 (46) 07. 12.88. Вюл. № 45 (72) Я.П.Дурда, Л.И.Елагина, P.- À.Ä.Èâàíöèâ и Л.С,Иванцив (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР №. 1356254, кл. Н 04 1. 27/22, 1986. (54) ДЕМОДУЛЯТОР ФАЗОИАНИПУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к технике связи. Цель изобретения — повышение . помехоустойчивости при большом уровне шума входного сигнала. Демодулятор содержит усилитель 1;регистр 2 сдвига, мажоритарный блок 3, блок управления 4, задающий г-р 5, делители 6 и 9 частоты, дешифраторы 7, 10 и 12, эл-т 8 неравнозначности;, SU„„1443200 А 1 эл-т И 11 счетчик 13,. D-триггер

14 и блок нагрузки 15. В демодуляторе при помощи регистра 2 и мажо- ритарного блока 3 осуществляется выделение полученного сигнала в од- ном периоде бита входной информации.

Если в результате большой зашумленности входного сигнала отдельные периоды передаваемого бита информации принимаются ошибочно, то при помощи счетчика 13 и дешифратора 12 выделяется полезный бит информации, представленной несколькими периодами фазоманипулированного сигнала. Выделение полезного сигнала возможно при наличии правильно воспринятых более К/2 периодах отдельного бита информации (где К вЂ” целое четное число) . Цель достигается введением делителя 9, дешифраторов 10 и 12 и счетчика 13. 2 нл.

1443200

Изобретение относится.к технике связи и может использоваться в приемных устройствах систем передачи информации.

Цель изобретения — повышение помехоустойчивости при большом уровне шума входного сигнала.

На фиг.1 представлена структурная электрическая схема демодуля- 1Р тора; на фиг.2 — эпюры напряжений, поясняющие его работу.

Демодулятор фазоманипулированных сигналов содержит усилитель 1, регистр 2 сдвига, мажоритарный блок 3, блок 4 управления, задающий генера- тор 5, первый делитель 6 частоты, первый дешифратор 7, элемент 8 неравнозначности, второй делитель 9 частоты, второй дешифратор 10, эле- 20 мент И 11, третий дешифратор 12, счетчик 13, D-триггер 14, блок 15 нагрузки.

Демодулятор работает следующим образом. 25

Каждая информационная посылка состоит из импульсов синхронизации и определенного числа битов информации. Причем для передачи каждого бита информации используются К периодов фазоманипулированного сигнала, где К вЂ” целое четное число, что необходимо для обеспечения правильной работы счетчика 13 и третьего дешифратора 12. Блок 15 нагрузки представляет собой приемное уст35 ройство; которое принимает информацию, определяет конец посылки и формирует сигнал "Конец обмена".

Задающий генератор 5 выбирается с частотой, близкой к частоте случайной помехи, присутствующей во входном сигнале, причем тактовая частота должна быть в 2 ш раз выше частоты дходного сигнала, где m— целое, нечетное число, что необходимо для обеспечения правильной работы мажоритарного блока 3, разрядность которого, а также разрядность регистра 2 сдвига равна m (фиг.1).

Блок 4 управления устанавливается в исходное состояние сигналом "Конец обмена", поступающим на его второй вход с выхода блока 15 нагрузки в начале работы и после завершения каждой посылки информации, т.е. на его первом и втором выходах устанавливается состояние логического нуля.

Информационная посыпка в виде фазоманипулированного сигнала несущей частоты с входа устройства поступает на вход усилителя 1,. усиливается до уровня логической единицы и с выхода усилителя 1 (фиг.2а) поступает на первый информационный вход регистра 2 сдвига, на второй синхронизирующий вход которого поступают импульсы тактовой частоты с.выхода задающего генератора 5 (фиг.2б)., по которым в регистр 2 сдвига производятся запись очередного значения входного сигнала, поступающего на первый информационный вход, и сдвиг на один разряд информации, записанной в предыдущих тактах. С выходов регистра 2 сдвига информация поступает на входы мажоритарного блока 3, на выходе которого формируется сигнал уровня логической единицы, если большинство разрядов регистра 2 сдвига находятся в состоянии "1", и уровня логического нуля, если большинство разрядов регистра сдвига 2 находятся в состоянии "0" (фиг.2в), который поступает на первый вход блока 4 управления и, на первый"вход элемента 8 неравнозначности. При поступлении на первый вход блока 4 управления первого спада первого синхроимпульса данной посылки на первом выходе его формируется положительный импульс сброса (фиг.2г), который поступает на второй сбросовый вход первого делителя

6 частоты и на второй сбросовый вход второго делителя 9 частоты и устанавливает на их выходах состояние логического нуля, на втором выходе блока 4 управления в то же время формируется уровень логической единицы (Фиг.2д), который поступает на первый вход элемента И 11 и разрешает его работу.

С приходом импульсов тактовой частоты с выхода заданцего генератора 5 на первый счетный вход первого делителя частоты 6 íà его выходе и первой группы выходов форми-. руется сигнал с периодом, равным периоду сигнала, сформированного на выходе мажоритарного блока 3, и с минимальным фазовым сдвигом относительно этого сигнала при кодировании "0". С выхода п первой группы выходов первого делителя частоты 6 сигнал поступает на второй вход элез 14 мента 8 неравноэначности (фиг.2е), на выходе которого при поступлении на первый вход кода "О" формируется уровень логического нуля, при поступлении кода "1" на выходе формируется уровень логической единицы.

Сигнал, сформированный на выходе элемента 8 неравнозначности (фиг.2ж), поступает на третий вход элемента

И 1 1, на второй вход которого поступает сигнал, сформированный на выходе первого дешифратора 7, на соответствующие входы которого поступают сигналы с первой группы выходов первого делителя б частоты.

Таким образом, когда на третий вход элемента И 11 поступает уровень логической единицы, на его выходе формируются импулвсы (фиг,2з), которые поступают на первый синхронизирующий вход счетчика 13, и он начинает работу. Выходы счетчика 13 соединены с входами третьего дешифратора 12, на выходе которого формируется положительный уровень при достижении счетчиком 13 состояния

К

>, который поступает на первый информационный вход D-триггера 14.

Счетчик 13 продолжает работу до тех пор, пока íà его второй сбросовый вход не поступит импульс сброса с второго выхода второго делителя частоты 9, определякщий конец бита информации (фиг.2и).

С приходом очередного бита информации, содержащего код "1", на первый счетный вход счетчика 13 поступит очередная серия импульсов и он возобновит свою работу..Таким образом счетчик 13 работает в счетном режиме при наличии кода "1" во входном сигнале. Коэффициент деления второго делителя 9 частоты определяется числом периодов фазоманипулированного сигнала, передающих один бит информации (фиг.2к).

На второй синхронизируяций вход

0-триггера 14 (фиг.2а) поступает сигнал с выхода второго дешифратора

10, сформированный в момент наибольшей достоверности декодирования входного сигнала. По сигналу, поступающему на второй синхронизирующий вход в D-триггер 14, записывается информация, которая поступает на его пер- . вый информационный вход. С выхода

D-rvzrrepa 14 информация поступает

43200

55 на вход блока 15 нагрузки, где проис" ходит ее прием, и по окончании посылки на выходе блока 15 нагрузки формирует ся сигнал "Конец Обмена" У который поступает на второй вход блока 4 управления и устанавливает его в исходное состояние (фиг.2м).

С приходом очередной посылки информации, начинающейся серией синхроимпульсов, демодулятор фазоманипулированных сигналов возобновит свою работу (фиг.2н) °

В демодуляторе фазоманипулированных сигналов при помощи регистра

2 сдвига и мажоритарного блока 3 осу. ществляется выделение полученного сигнала в одном периоде бита входной информации. Если в результате большои зашумпенности входного сигнала отдельные периоды передаваемого бита информации воспринимаются ошибочно, то при помощи счетчика 13 и третьего дешифратора 12 вьщеляетея полезный бит информации, представленной несколькими периодами фазоманипулированного сигнала. Выделение полез. ного сигнала возможно при наличии

I К правильно воспринятых более пе2 риодах отдельного бита информации (фиг.2б). формула изобретения

Демодулятор фазоманипулированных сигналов, содержащий последовательно соединенные усилитель и регистр сдвига, синхронизирующий входы и выходы которого соединены соответственно с выходом задающего генератора, который подключен к счетному входу первого делителя частоты, и с входами мажоритарйого блока, выход которого подключен к первому входу элемента неравноэначности, второй вход которого соединен с соответствующим выходом первого делителя частоты, и к первому входу блока управления, первый и второй выходы которого соединены соответственно со сбросовым входом первого делителя частоты, выходы которого подключены к входам первого дешифратора, и с первым входом элемента И, к второму входу которого подключен выход первого дешифратора, и последовательно соединенные D-триггер и блок нагрузки, выход которого подключен к вто1443200: рому входу блока управления, о тл и ч а ю шийся тем, что, с целью повышения помехоустойчивости при большом уровне шума входного сигнала, введены второй и третий дешифраторы, второй делитель частоты и счетчик, счетный и сбросовьй,входы и выходы которого соединены соответственно с выходом элемента И, к третьему входу которого подключен выход элемента неравнозначности, с одним выходом второго делителя частоты, другие выСоставитель А.Москевич

Техред Л.Олийнык Корректор Э.Лончакова

Редактор Л. Зайцева

Тираж 660 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

333035 Москва, %-35, Раушская наб., д. 4/5

Заказ 6398/56

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

6

3 д

3

K

Н

0 ходы которого подключены к входам второго дешифратора, и с входами третьего дешифратора, выход которого подключен к информационному входу .D-триггера, синхронизирующий вход которого соединен с выходом второго дешифратора, при этом дополнительный выход первого делителя частоты щ и первый выход блока управления подключены соответственно к счетному и сбросовому входам второго делителя частоты.