Мажоритарно-резервированный аналого-цифровой преобразователь

 

Изобретение относится к области измерительной техники и может быть использовано в резервированных информационно-измерительных системах. Для повышения точности преобразования аналого-цифровой преобразователь дополнительно содержит группу D-триггеров, первый и второй дешифраторы, группу элементов ИЛИ, элемент ИЛИ-НЕ, группу элементов И, группу RS-триггеров. Вновь введенные блоки, работая совместно с мажоритарно-резервированным аналого-цифровым преобразователем поразрядного взвешивания, обеспечивают в процессе преобразования - автоматическое исключение из регистров поразрядного приближения экстремальных значений результатов преобразования , оставляя во всех резервных каналах результат, совпадакяций с выборочными средним значением, 1 табл., 1 ил.

СОЮЗ СОВЕТСНИХ

COUHAËÈÑÒÈ×ЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1444945 А 1 (5и 4 Н 03 М 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИД=ТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTPM (21) 4285096/24-24 (22) 16.07.87 (46) 15. 12.88. Бюл. У 46 (72),Н.М. Гибадулин и А.В. Щагин (53) 681.325 (088.8) (56) Гитис Э.И. Преобразователи информации для ЭЦВУ, М.: Наука, 1975, с. 402-404.

Мартыненко Я.Д., Смесов А.А., Татаринов К.А., Шмойлов Ю.А. Высоконадежный помехозащищенный 64 канальный 10-ти разрядный ПНК. Электронная техника. Сер. 10 Микроэлектронные устройства, 1982, вып. 2(32), статья. .(54) МАЖОРИТАРНО-РЕЗЕРВИРОВАННЫЙ АНА

ЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области измерительной техники и может быть использовано в резервированных информационно-измерительных системах.

Для повышения точности Преобразования аналого-цифровой преобразователь дополнительно содержит группу D-триггеров, первый и второй дешифраторы, группу элементов ИЛИ, элемент ИЛИ-НЕ, группу элементов И, группу RS-триггеров. Вновь введенные блоки, работая совместно с мажоритарно-резервированным аналого-цифровым преобразователем поразрядного взвешивания, обеспечивают в процессе преобразования автоматическое исключение иэ регистров поразрядного приближения экстремальных значений результатов преобразования, оставляя во всех резервных каналах результат, совпадающий с выборочными средним значением.

1 табл., 1 ил.

1444946

Изобретение относится к измерительной технике и может быть использовано в резервированных информационно-измерительных системах.

Цель изобретения — повышение точности преобразования.

На чертеже представлена структурная схема предлагаемого аналого-цифрового преобразователя. !О

Мажоритарно-резервированный аналого-цифровой преобразователь в каж"дом резервном канале содержит мажоритарный элемент 1, коммутатор 2 входных напряжений, компаратор 3, цифро- 15 аналоговый преобразователь 4, регистр

5 поразрядного приближения, первый, второй и третий D"òðèããåðû, обозначенные соответственно 6, 7 и 8, первый дешифратор 9, второй дешифратор

10, первый, второй и третий элементы

ИЛИ, обозначенные соответственно 11, 12.и 13, элемент ИЛИ-HE 14; первый, второй и третий элементы И 15, 16 и

17 соответственно, первый, второй 25 и третий RS-триггеры 18, 19 и 20.

Мажоритарно-резервированный аналого-цифровой преобразователь работает следующим образом.

Перед началом преобразования из 30 центрального устройства (не показан-. ного на чертеже) на установочные входы аналого-цифрового преобразова теля поступает сигнал, устанавливающий RS-триггеры 18-20 в каждом резервном канале в нулевое состояние.

Низкие уровни с выходов К$-триггеров

18-20 поступают на С-входы D-тригге,ров 6-8 и переводят последние в режим повторителя, т.е. сигналы с выхо- @ дов компараторов 3 каждого резервного канала, поступающие на D-входы, передаются на выходы D-триггеров 6-8 и далее на входы мажоритарного элемента 1 и первого/дешифратора 9.Одно- . 5 временно со сбросом RS-триггеров 1820 регистр 5 поразрядного приближения начинает процесс преобразования, подавая на вход цифро-аналогового преобразователя 4 весовые коды, начиная со старшего разряда. До тех пор, пока последовательные коды на выходах.компараторов 3 всех разрядных каналов совпадают, преобразование протекает по алгоритму поразрядного уравновешивания, выходы дешифраторов

9 и t0 не переходят в возбужденные состояния, RS-триггеры 18-20 остаются в исходных нулевых состояниях.

4

Допустим, что, начиная с некоторого разряда, состояние выхода компаратора 3 одного из резервных каналов не совпало с состоянием выходов ком-. параторов 3 двух других резервных каналов. Тогда на одном из шести выходов 1, 2, 3, 4, 5 или Ь дешифрато" ра 9 появится высокий уровень, пройдет через соответствующий элемент

ИЛИ 12, 11 или 13 на вход соответствующего элемента И 15, 16 или 17. Так как выходы 3, 5, 6 дешифратора не возбуждены (RS-тригегры 18-20 в нулевом состоянии), на выходе элемента

ИЛИ-НЕ 14 высокий уровень и сигналы с выходов элементов ИЛИ 11, 12 или

13 проходят через элементы И 15, 16 или 17 на S-вход соответствующего

RS-триггера 18, 19 или 20, устанавливая последний в единичное состояние. Высокий уровень с сработавшего

RS-триггера 18, 19 или 20 "защелкнет" на соответствующем D- триггере

6, 7 или 8 состояние выхода того компаратора 3 из трех резервных каналов которое отличается от двух других.

После отработки описанного события

RS-триггеры 18-20 поддерживают на входах дешифратора 10 либо код 001 либо 010, либо 100, т.е. выходы 3, 5, 6 дешифратора 10 по-прежнему не возбуждены, Следующим шагом в работе аналогоцифрового преобразователя является повторение события на некотором следующем разряде. При повторении события RS-триггеры 18-20 установятся в состояние либо 011, либо 101, либо 110, т.е. на дешифраторе 10 появится возбужденный выход, который создаст через элемент 14 ИЛИ-НЕ на входах элементов И 15, 16, 17 запрещающий низкий уровень, а один из

0-триггеров 6, 7 или 8 "запомнит" состояние выхода компаратора 3 еще одного резервного канала. Далее процесс преобразования не приводит к изменению состояния вновь введенных блоков и завершается известным образом.

Сущность предлагаемого мажоритарно"резервированного аналого-цифрового преобразователя заключается в том, что вновь введенные блоки, работая совместно мажоритарно-резервированным аналого-цифровым преобразователем поразрядного уровновешивания, обеспечивают в процессе преобразования авто1444946 матическое исключение из регистров поразрядного приближения экстремальных значений результатов преобразования, оставляя во всех резервных каналах результат, совпадающий с выборочным средним значением.

Пример. Пусть в результате дестабилизирующих факторов или дефекта на выходах компараторов 3 коды . принимают значения, приведенные в таблице.

До такта 6 преобразование протекает без особенностей. На такте 6 на входе дешифратора 9 присутствует код

101, т.е. выход 5 дешифратора 9 возбужден и RS-триггр 19 устанавливается в единицу. D-триггер 7 запоминает состояние компаратора 3 резервного канала 2, отличное от состояния двух других каналов. Очевидно, что в резервном канале 2 результат преобразования стремится к минимальному значению.

Далее на выходе D-триггера 7 уро- 25. вень не изменится до конца преобразования.

На такте 7 на входе дешифратора 9 присутствует код 100 (с учетом того, что выход D-триггера 7 равен констан- 30 те "ноль"), т.е. выход 4 дешифратора

9 возбужден и RS-триггер 18 устанавливается в единицу, D-триггер 6 запоминает состояние компаратора 3 резервного канала 1. Так как теперь в единичном состоянии находятся два

RS-триггера 18 и 19, выход 6 дешифратора 10 возбужден и через элемент 14

ИЛИ-НЕ поддерживает на вторых входах элементов И 15, 16 и 17 запрещающий 40 низкий уровень. В силу этого дальше процесс преобразования протекает без изменения состояний вновь введенных блоков и результат преобразования полностью определяется резервным каналом, в котором значение равно выборочному среднему из 1034(8), 1017 (8), 1020 (8), т.е. 1020 (8) .

Таким образом, предлагаемый мажоритарно-резервированный аналого-цифровой преобразователь по сравнению

50 с известным обеспечивает преобразование с и: вышенной точностью, автоматически нь1бирая в процессе преобразования наилучший результат, равный вы55 борочному среднему значению, как при нормальном функционировании резервных каналов, так и при отказе одного иэ резервных каналов.

Формула изобретения

Мажоритарно-резервированный аналого-цифровой преобразователь, содержащий в каждом канале коммутатор входных напряжений, входы которого являются входными шинами, а выход соеди" нен с первым входом компаратора, второй вход которого подключен к выходу цифроаналогового преобразователя регистр последовательного приближения, вход которого соединен с выходом мажоритарного элемента, о т л.и ч а— ю щ к,й с я тем, что, с целью повышения точности преобразования, в каждый резервный канал введены три

D-триггера, первый и второй дешифраторы, три элемента ИЛИ, элемент ИПИНЕ, три элемента И, три RS-триггера, причем в каждом канале выход компара" тора соединен с D-входом первого Dтриггера, выходы первого, второго и третьего D-триггеров соединены с соответствующими входами мажоритарного элемента и входами первого дешифратора, первый и второй выходы первого дешифратора соединены с входами первого элемента ИЛИ, третий и четвертый выходы соединены с входами второго элемента ИЛИ, пятый и шестой выходы соединены с входами третьего элемента ИЛИ, выходы первого, второго и третьего элементов ИЛИ соединены с первыми входами соответственно первого, второго и третьего элемен» тов И, выходы которых соединены с

5-входами соответственно первого, второго и третьего КЬ-триггеров, выходы RS-триггеров соединены с С-вхо-. дами соответственно первого, второго и третьего D-триггеров и с входами второго дешифратора, первый, второй и третий выходы которого соединены с входами элемента ИЛИ-НЕ, выход ко-. торого подключен к вторым входам первого, второго и третьего элемен" тов И, R-входы RS-триггеров обьединены и соединены с установочным входом данного резервного канала, а выход регистра последовательных приближений соединен с входом цифроаналогового преобразователя и является выходной шиной, при -этом выход компаратора первого резервного канала соединен с D-входами вторых D-триггеров второго и третьего резервных каналов, выход,компаратора второго резервного канала соединен с Э-входа1444946 6 третьего резервного канала соединен с D-входами третьих D-триггеров первого и второго резервных каналов. ми второго и третьего D-триггеров соответсгвенно в первом и третьем резервных каналах, выход компаратора

Номер резерв ного канала

4 5 6 7 8 9 10 Восьмиричный эквивалент

1 2 3

1 0 0 0 0 1 1 1 0 0 1034(8) 1 0 0 0 0 0 1 1 1 1 1017(8) 1 0 0 0 0 1 0 0 0 0 1020(8) Составитель В. Махнанов

Техред Л.Сердюкова

Редактор И, Сегляник

Корректор М.Шароши

Заказ 6515/57

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Состояние выхода компаратора 3 по тактам

Тираж 929

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5!

1 !

I

I

1

l

1