Умножитель частоты

 

Изобретение относится к импульсной технике и может быть использовано в измерительной технике и в автоматике для повышения быстродействия процесса преобразования частоты при работе с низкочастотными датчиками. Цель изобретения - повышение помехоустойчивости за счёт снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностей - достигается введением дешифраторов 12 и 13 и счетчика 1 импульсов. Кроме того, устройство содержит блок 1 управления , счетчики 2 и 10 импульсов, делитель 3 частоты, генератор 4 опорной частоты, регистр 5 хранения, дешифраторы 6 и 7, блок 8 элементов И, блок 9 памяти. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ „

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН до 4 Н 03 К 5/00, 5/156

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1135004 (21) 4249356/24-21 (22) 25.05,87 (46) 30.12.88. Бюл. И - 48 (72)!В.Н.Иопов, Н.А.Сипягин и В.А.Латынов (53) 621.374.4(088.8) (56) Авторское свидетельство СССР

У 1135004, кл. Н 04 К 5/00, 24.06.83, (54) УМИОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к импульсной технике и может быть использовано в измерительной технике и в автоматике для повышения быстродействия.ЛУ 1448394 A 2 процесса преобразования частоты при работе с низкочастотными датчиками.

Цель изобретения — повышение помехоустойчивости за счет снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностей — достигается введением дешифраторов 12 и 13 и счетчика 11 импульсов . Кроме того, устройство содержит блок 1 управления, счетчики 2 и 1О импульсов, делитель 3 частоты, генератор 4 опорной частоты, регистр 5 хранения, дешифраторы 6 и 7, блок 8 злементов И, блок

9 памяти. 1 з.п. ф-лы, 1 ил.

1448394

Формула изобретения

1, Умножитель частоты по авт.св.

11 - 1135004, отличающийся

Составитель A.Ñoêîëoí

Редактор Т.Парфенова Техред N.Äèäèê Корректор Г. Решетник

Заказ 6851/55

Тираж 929

Подл и сно е

ВНИИ1П1 Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д . 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

16 в единичное состояние. Импульс переписи проходит через открытый элемент 17 и поступает на управляю- . щий вход регистра 5, обеспечивая перепись содержимого счетчика 10 в регистр 5.

В случае, когда Т, >Т „„ последовательно срабатывают дешифраторы 6 и

7, что независимо от состояния дешифраторов 13 и 12 приводит к тому, что элемент 17 закрыт, так как сигнал с выхода дешифратора 7, проходя через элемент 18, сбрасывает оба триггера 14 и 16 в нулевое состояние.

Следовательно, импульс переписи не проходит через элемент 17 и содержимое регистра 5 не изменяется. Умножитель частоты. продолжит генерировать импульсы с частотой, соответствующей коду предыдущего периода. Таким образом, умножитель частоты генерирует выходную последовательность постоянно без пауз, при этом "корректируются" кратковременные помехи, не только превышающие предельно допустимое значение изменения входного сигнала 6Т=/Т„,,„;Т „„/, но и помехи, обусловливающие "искажение" периода входного сигнала по абсолютной величинеу не превышающие 11Т=jT„ „ «Тццн/» тем, что, с целью повышения помехоустойчивости, в него введены третий и четвертый дешифраторы и грегий счетчик импульсов, информационные входы которого соединены с соответствующими выходами регистра, счетный вход и вход записи — соответственно с счетным и установочным входами вто10 рого счетчика импульсов, выходы — с соответствующими входами третьего и четвертого дешифраторов, выходы которых соединены соответственно с пятым и шестым входами блока памяти.

15 2, Умножитель частоты по и, 1, отличающийся тем, что блок памяти содержит первый и второй ВБ-триггеры, первый и второй элементы И и элемент ИЛИ, первый вход

20 которого соединен с первым входом блока памяти, выход — с R-входами первого и второго КБ-триггеров, $вход второго из которых соединен с выходом первого элемента И, выход— с первым входом второго элемента И, второй вход и выход которого соединены соответственно с вторым входом и выходом блока памяти, третйй вход которого соединен с S-входом первого

ЗО RS-триггера, четвертый и .пятый входы соединены соответственно с вторым и третьим входами элемента ИЛИ, шестой вход подключен к первому входу первого элемента И, второй вход которо35 го соединен с выходом первого RS-триггера.

1448394

Изобретение относится к измерительной технике и автоматике и может быть использовано для повышения быстродействия процесса преобразования частоты при работе с низкочастотны-. ми датчиками и является усовершенствованием устройства по авт, св.

Ф 1135004.

Целью изобретения является повышение помехоустойчивости за счет снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностеи.

На чертеже приведена электрическая структурная схема умнозжтеля частоты, Умножитель частоты содержит блок

1 управления, первый счетчик 2 импульсов, делитель 3 частоты, генератор 4 опорной частоты, регистр 5 хранения, первый дешифратор 6, второй дешифратор 7, блок 8 элементов И, блок 9 памяти, второй счетчик 10 импульсов, третий счетчик 11 импульсов, третий дешифратор 12, четвертый дешифратор 13, причем вход блока 1 управления соединен с входом умножителя частоты, выход генератора 4 опорной частоты соединен со счетным входом первого счетчика 2 импульсов с тактовым входом делителя 3 частоты, а выход подключен к счетным . входам второго и третьего счетчиков

10 и 11 импульсов, установочные входы которых соединены с входом сброса делителя 3 частоты и с выходом

"Сброс" блока 1 управления, информационные входы регистра 5 соединены с соответствующими выходами второго счетчика 10 импульсов и с соответствующими входами первого и второго дешифраторов 6 и 7, выходы регистра

5 подключены к соответствующим входам блока 8 элементов И и к соответствующим информационным входам третьего счетчика 11 импульсов, выходы блока 8 элементов И соединены с соответствующими информационными входами первого счетчика 2 импульсов, выход которого подключен к управляющему входу блока 8 элементов И и соединен с выходом умиожителя частоты, вы" ходы третьего счетчика 11 импульсов подключены к соответствующим входам третьего и четвертого дешифраторов

12 и 13, причем первый, второй, третий, четвертый, пятый и шестой входы блока 9 памяти соединены соответственно с выходом "Сброс", с выходом

"Перепись" блока 1 управления, с выходами первого, второго, третьего и четвертого дешифраторов 6, 7, 12 и

13, выход — с управляющим входом регистра 5.

Блок 9 памяти содержит первый и второй BH-триггеры 14 и 15, первый и

10 второй элементы И 15 и 16 и элемент

ИЛИ 18 причем первый вход блока 9 памяти соединен с первым входом элемента ИЛИ 18, выход которого соединен с R-входами первого и второго RS15 триггеров 14 и 16, выход второго из которых соединен с первым входом второго элемента И 17, второй вход и .выход которого соединены соответственно с вторым входом и выходом блока

20 9 памяти, третий вход которого соединен с S-входом первого РБ-триггера 14, четвертый и пятый входы соединены соответственно с вторым и с третьим входами элемента ИЛИ 18, шестой вход подключен к первому входу первого элемента И 15, второй вход которого соединен с выходом первого

BH-триггера 14 выход — с S-входом второго BH-триггера 16 °

Умножитель частоты работает следующим образом.

На вход блока 1 поступают импульсы умножаемой частоты, при этом на его выходах формируются управляющие импульсы, обеспечивающие синхронизацию работы устройства. Первым импульсом обеспечивается перепись содержимого счетчика 10 в регистр 5.

Данный импульс, формируемый на выхо40 де "Перепись".,блока 1, поступает на блок 9 памяти, где проходит через открытый элемент И 17, и поступает на управляющий вход регистра 5. Со держимое счетчика 10 N„=T„ Ã /М, где

45 fä — частота следования импульсов с выхода генератора 4; Т„ — период входных импульсов; M — коэффициент деления делителя 3, переписывается в регистр 5. На счетный вход счетчика 2 поступают импульсы опорной частоты с выхода генератора 4. Счетчик

2 работает в режиме вычитания. В момент перехода через нуль на его выходе формируется импульс, который

55 поступает на выход умножителя частоты„ а также обеспечивает перепись содержимого регистра 5 через группу 8 элементов И в счетчик 2 в прямом коде. Счетчик 2 вновь начинает вычи-

1448394 тать импульсы опорной частоты, поступающие с выхода генератора 4, из кора N „ и в момент перехода еерез нуль на его выходе вновь будет сфор5 мирован импульс, т.е. на выходе счетчика 2 будет формироваться частота

В счетчике 11 формируется код

hN равный разности кодов предыдуК э щего Т„;, периода входного сигнала и текущего периода входного сигнала, d N>; =(T.; -T>, ) ° 4 ормируемый в счетчике 11 код контролируется дешифраторами 12 и

13. Причем дешифратор 13 настроен и выделяет код, соответствующий максимальному допустимому значению отрицательного приращения А!1„ „„периода входных импульсов, а дешифратор 12— код, соответствующий максимальному допустимому значению положительного приращения 6 11„ „периода входных импульсов.

При работе умножителя частоты с реальными входными сигналами возможны следующие случаи . T c T Т„ ) Т„ „

Т „„ст„;ст

45

После формирования сигнала "Пере- 10 лись" блок 1 с задержкой на время с с Т„/М формирует сигналы "Сброс", обеспечивающий установку в нулевое состояние счетчика 10 и делителя 3.

Кроме того, импульс сброса с выхода 15 блока 1 управления поступает на вход записи счетчика 11, обеспечивающего перепись содержимого регистра

5 в счетчик 11 и в блок 9 памяти, где проходит через элемент 18 и ус- 20 танавливает в нулевое состояние триггеры 14 и 16, Затем импульсы с выхода делителя

3 поступают на счетный вход счетчика 10, т.е. производится кодирование очередного периода Т„; входных импульсов на счетный (вычитающий) вход счетчика 11. Формируемый в счетчике 10 код контролируется дешифраторами 6 и 7. Причем дешифратор 6 30 настроен и выделяет код, соответствующий минимальному периоду Т „„ входных импульсов, а дешифратор 7— код, соответствующий максимальному периоду Т с,, входных импульсов. Значения Т „„ и Т,определяют границы рабочего диапазона D (D=T„ „(T„„„) для данного умножителя частоты.

В первом случае умножитель частоты работает следующим образом.

Код, формируемый в счетчике 10, не достигает к моменту окончания

Т„ значения, контролируемого дешифратором 6, и на выходе дешифратора 6 импульс не формируется. Импульс же переписи, поступающий в блок 9, на выход элемента 17 не проходит, так как элемент 17 закрыт сигналом нулевого уровня с выхода триггера 16.

Таким образом, содержимое счетчика !

О в регистр не переписывается, и умножитель частоты продолжает отрабатывать код предыдущего периода, т.е, пульсации частоты на выходе устройства не возникает, Когда Тц,„сТ„;с T âîçìîæíû следующие случаи: b Т„с аТ „,; b T„; hT„ Т с1 Тх с 1 Тм

В первом случае дешифратор 6 срабатывает и формирует импульс, который устанавливает триггер 14 в единичное состояние, тем самым открывается элемент 15. Но, так как 6T„c

° Ф %1 с Т „, на выходе дешифратора 13 импульс не формируется. Импульс переписи„ поступающий в блок 9, на выход элемента 17 не проходит, так как по . следний закрыт сигналом нулевого уровня с выхода триггера 16. Таким образом, содержимое счетчика 10 в регистр 5 не переписывается, и умножитель частоты продолжает отрабатывать код предыдущего периода, т.е. пульсации не возникает.

Во втором случае импульс с выхода дешифратора 6 взводит триггер

14 в единичное состояние, тем самым. открывается элемент 15. Затем последовательно срабатывают оба дешифратора 13 и 12, причем сигнал с первого, проходя через открытый элемент 15, устанавливает триггер 16 в единичное состояние, а сигнал с.второго устанавливает, проходя через элемент

18, триггеры 15 и 16 в нулевое состояние. Таким образом, элемент 17 закрыт, и сигнал переписи не проходит через блок 9, Следовательно, умножитель частоты продолжает генерирование импульсов с частотой, соответствующей коду предыдущего периода.

В случае, когда Т„, „ сТ„; сйТ„, импульс с выхода дешифратора 6 устанавливает триггер 14 в единичное состояние, а импульс с выхода дешифратора 13 устанавливает триггер