Устройство для измерения скорости изменения частоты

 

Изобретение относится к измерительной технике. Цель изобретения - , повышение точности измерения скорости изменения частоты. В устройстве формирователь времени счета 3 совместно с двумя одновибраторами импульса сброса 13, триггером 14 и коммутаторами 15, 16 управляет работой двух счетных каналов 2, в которых последовательно во времени производит

СОЮЗ СОВЕТСКИХ

СОЯ4АЛИСТИЧЕСНИХ

РЕСПУБЛИК (19i (И) (50 4 G 01 К 23 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А BTOPCHOMV СВИДЕТЕЛЬСТВУ л

-г Ь (ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4190537/24-21 (22) 03.02 ° 87 (46) 07,01,89. йол. 11- 1 (72) М.A. Павлов, А.А. Шевлягин и С.П. Михайлова (53) 621.317 (088,8) (56) Авторское свидетельство СССР

:К - 1170944, кл. G 01 R 23/00, 1984. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СКОРОС ТИ ИЗМЕНЕНИЯ ЧАСТОТЫ

I (57) Изобретение относится к измери— тельной технике. Цель изобретения— ,повышение точности измерения скорости изменения частоты. В устройстве формирователь времени счета 3 совместчо с двумя одновибраторами импульса сброса !3, триггером 14 и коммутаторами 15, )6 управляет работой двух счетных каналов 2, в которых последовательно во времени производитl

1449924 ся измерение частоты импульсов входного формирователя l . В блоке вычитания 4 производится вычитание кодов двоичных чисел, соответствующих двум последовательным измерениям частот в счетных каналах. Информация о скорости изменения частоты поступает в инг дикатор 5. Поставленная цель достигается введением одновибратора переИзобретение относится к измерительной технике и предназначено для контроля и измерения скорости изменения частоты.

Цель изобретения — повышение, точности измерения за счет повышения точности воспроизведения закона из— менения частоты.

На фиг.l приведена структурная схема устройства; на фиг.2 — временные диаграммы его работы.

Устройство (фиг.l) содержит входной формирователь 1, счетные каналы

2.1 и 2 ° 2, формирователь 3 времени счета, блок 4 вычитания, индикатор 5., Каждый счетный канал 2.1(2.2) содержит последовательно соединенные селекторы 6.1(6.2), счетчик 7. 1(7.2), буферный регистр 8.1(8.2). 20

Формирователь 3 времени счета содержит последовательно соединенные генератор опорной частоты 9, декадный делитель 10 частоты, формирователь 11 стробов.

Устройство содержит также два одновибратора 12.1 и 12.2 переписи кода, два одновибратора 13 ° 1 и 13.2 импульса сброса, триггер 14, комму- 30 таторы 15 и 16.

Блок 4 вычитания содержит блок 1 7 выделения знака, сумматор 18, преобразователь 19 кода.

В устройстве выход формирователя 35

1 соединен с информационными входами селекторов 6. 1 и 6.? счетных каналов

2,1 и 2. 2, селектирующие входы которых соединены с первым и вторым выходами формирователя 11 стробов. Первый 40 выход формирователя 11 стробов является первым выходом формирователя 3 писи кода, одновибратора импульса сброса, триггера и двух коммутаторов.

На чертеже 6 — селекторы, 7 — счетчики, 8 — буферный регистры, 9 — генератор опорной частоты, 10 — декадный делитель частоты, 11 — формирователь стробов, 17 - блок выделения знака, 18 — сумматор, 19 — преобразователь кода. 2 ил. времени счета и соединен с вторым одновибратором 12.2 переписи кода, выход которого соединен с вторым одновибратором 13.2 импульса сброса, с

R-входом триггера 14 и управляющим входом буферного регистра 8 первого счетного канала 2. Второй выход формирователя 11 стробов является вторым выходом формирователя 3 времени счета и соединен через одновибратор

12,1 переписи кода с первым одновибратором 13.1 импульса сброса и S-входом триггера 14 и управляющим входом буферного регистра 8.2 второго счетного канала 2.2. Прямой выход триггера 14 соединен с управляющим входом первого коммутатора 15, инверсный выход — с управляющим входом второго коммутатора 16. Прямой информационный выход первого буферного регистра 8.! соединен с первым информационным входом первого коммутатора 15, инверсный информационный выход — с первым информационным входом второго коммутатора 16. Прямой информационный выход второго- буферного регистра 8.2 соединен с вторым информационным входом первого коммутатора 15, инверсный информационный выход — со вторым информационным входом второго коммутатора 16. Выход первого коммутатора 15 соединен с первым входом блока вычитания 4, выход второго коммутатора 16 соединен с вторым входом блока 4 вычитания. Выход блока 4 вычитания подключен к индикатору 5, Устройство работает следующим образом.

Строб-импульсы одинаковой длительности, поступающие в противофазе с первого и второго выходов формироваз

14499 теля времени счета последовательно на селектирующие входы селекторов 6.1 и 6.2 первого и второго каналов измерения частоты (фиг.2), создают вреиннные ворота для счетчиков 7.1 и

II 1!

7.2, которые заполняются импульсами, сформированными иэ входной частоты формирователем 1 импульсов входного

I сигнала и поступающими на информа- . 1О ционные входы каналов измерения частоты. Частота, просчитанная счетчиками 7.1 и 7.2 за время t „, списывается в виде двоичного кода в буферные регистры 0.1 и 8.2 кода частоты, 15 где хранится до прихода импульса переписи кода. Одновибратор 12.2 переписи кода вырабатывает импульс переписи кода в моменты окончания времени счета первого канала. Этот импульс 20 переписи кода поступает на управляющий вход буферного регистра 8 и переписывает код частоты в регистр 8, после чего одновибратор 13.2 импульса сброса вырабатывает импульс сбро- 25 са, который поступает на вход установки "О" счетчика 7, подготавливая первый счетный канал 2 к очередному измерению частоты.

С окончанием времени счета второ- 30

ro канапа одновибратор 12 переписи кода вырабатывает импульс переписи кода для второго счетного канала 2.2, который поступает на управляющий вход буферного регистра 8." и переписывается код частоты в регистр 8.2. Одновибратор 13 импульса сброса обнуляет счетчик 7.2, подготавливая второй счетный канал 2.2 к очередному измерению частоты. 40

I °

24

Приращение частоты ЬЕ определяется разностью между последовательными во времени значениями частот, измеренными поочередно в каналах 2.1 и

2.2 измерения частоты (фиг.2): и т.д.

Скорость изменения частоты определяется как приращение частоты эа время изменения

6Е

F - =— —— сч

Формирователь 3 времени счета формиI рует декадное время, поэтому прирашение частоты, определенное сумматором, является скоростью изменения частоты, выраженной в нормированных единицах, т.е. сЧ

f1+! fi сч и т.д.

В блоке вычитания определяется знак изменения частоты (блок вьщеления знака 17) и преобразование двоичоного кода разности в десятичный (преобразователь кода 19).

Информация о скорости изменения частоты в виде прямого или инверсного кода в зависимости от знака суммы и преобразованная в удобную для считывания десятичную форму поступает в индикатор 5.

В регистрах 8.1 и 8.2 хранятся двоичные коды значений частот А

А; и В;, В; до.прихода следующих знаА1+(А +! В1+ В1 Коды 45 чисел А и В поступают на входы коммутатора 15, коды чисел A и  — на входы коммутатора 16. Управление работой коммутаторов 15 и 16 осуществляется соответственно прямым и инверсным сигналами с выходов триггера 14, что позволяет выполнять на сумматоре 18 блока 4:вычитания поочередно сложение кодов чисел А;+3 °, производить вычитание кодов двоичных чисел, соответствующих двум последовательным измерениям частот в первом и втором счетных каналах.

Формула изобретения

Устройство,для измерения скорости изменения частоты, содержащее входной формирователь, выход которого соединен со счетными входами первого и второго счетных каналов, содержащих последовательно соединенные селектор, счетчик и буферный регистр, селектирующие входы обоих каналов подключены к соответствующим выходам формирователя времени счета, содержащего последовательно соединенные опорный генератор, декадный делитель частоты и формирователь стробов, выходы которого являются соответственно первым и вторым выходами формирователя времени счета, одновибратор переписи кода, 1449924

4ЖХИИИ(Р О—

М

»

ЙВИ ..{{ШИ{{{ Ш{{ ШШ

»,»»» "Ы{

cie{{{{{r, {{(.».., @ЩИ",1ЩЩЩ{ЩЩ {{{{ЩЩЩ

i { {

Одй(ЯЯЯ" " (Д

Оидафа щг печа

mхФаQ

Auludpu

Nuф юли еп сфли

ИыФифа

ЛРР ЫРИф9mufpmu ф а4ар f;, Составитель В.Новоселов

Техред N,Äûöûê Корректор В. Бутяга

Редактор E.Ïàïï Заказ б963/45 Тираж 772 Подписное

ННИИГП{ Гасударственного комитета па изобретениям и QTкрытням при ГКНТ СССР

113035, Иосква. Ж-35,. Pàóíoêàí наа.„ д. 4/S

ПрОизводственно-»палигрйфическо{е предпр{{>{тие г» ужгород, ул. Проектная{ вход которого подключен к второму выходу формирователя времени счета, а

;выход соединен с. управляющим входом буферного регистра вторагэ канала„ одновибратор импульса с(>раса., выход котОрОго соединен с Обнуляющ{им вхацОм счетчика второго канала, блок вычитания, выход которого соединен с ин,дикатором, о т л и ч а ю щ е е с я 10, .тем, что, с целью повьыения точности

{измерения скорости изменения частоты, в него,дополнительно введены втораи

I одновибратор переписи кода., второй одновибратор импульса сброса, триггер, два коммутатора, причем вход второго одновибратара. переписи . .:ада

,соединен с первым выходам формирова теля времени счета, а выход подключен к входу второго одновибратара импупь- )0, са сброса, к R-входу триггера и к уп равляющемуу входу буферного регистра

:первого счетного канала, выход втэрога адновибратора импульса сброса подключен к абнуляющему входу счетчика первого счетного канала> выход первого одновибратора переписи кода соединен с входом первого одновнбратора импульса сброса и с Я-входом триггера, прямой выход, триггера соединен с управляющим входом первого коммутатора, первый информационный вход которого соединен с прямьм выходом первого буферного регистра, а второй— с инверсным выходом второго буферного регистра, инверсный выход триггера соединен с управляющим входом второго коммутатора, первый информационный вход которого соединен с прямым выходом второго буферного регистра, второй информационный вход — с инверсным выходам первого буферного регистра выходы коммутаторов подключены саатв-ТсТНВННо к первому и второму выходам блока вычитания.