Умножитель частоты следования импульсов

 

Изобретение относится к импульсной технике и может быть использовано в устройствах синхронизации цифровых систем передачи данных. Цель изобретения - расширение функциональных возможностей - достигается путем обеспечения получения любых целочисленных коэффициентов умножения, задав аемых программно изменением входного кода. Для этого в устройство дополнительно введены программируемый счетчик 8 импульсов, элемент И 6, формирователь 3 короткого импульса, кодовая шина 9 и блок 2 сравнения и коммутации . Кроме того, устройство содержит N последовательно соединенных элементов 1-1...1-N задержки, входную шину 4, элемент ИЛИ 5, выходную шину 7. Операция сравнения и коммутации осуществляется при наличии на (N+2)--M входе блока 2 сигнала разрешения. Схема выполнения блока 2 приводится в описании изобретения. 1 3.п. ф-лы, 2 ил. i (Л 42ь 01 СО О) (plLZ.I

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 Н 03 К 5/156

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ С8ИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4163125/24-21 (22) 19.12.86 (46) 07.01.89. Бюл. Р 1 (72) Т.Ф. Лейкина и А.С. Жигунов (53) 621.384.3(088.8) (56) Авторское свидетельство СССР

У 1256180, кл. Н 03 К 5/156, 01.04.84.

Авторское свидетельство СССР

У 1067595, кл. H 03 К 5/156, 11.04.80. .(54) УИНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ (57) Изобретение относится к импульс= ной технике и может быть использовано в устройствах синхронизации цифровых систем передачи данных. Цель изобретения — расширение функциональных возможностей — достигается путем обе- 7

„„Я0„„1450096 А I спечения получения любых целочисленных коэффициентов умножения, задаваемых программно изменением входного кода. Для этого в устройство дополнительно введены программируемый счетчик 8 импульсов, элемент И 6, формирователь 3 короткого импульса, кодовая шина 9 и блок 2 сравнения и коммутации. Кроме того, устройство содержит N последовательно соединенных элементов 1-1...1-N задержки, входную шину 4, элемент ИЛИ 5, выходную шину 7. Операция сравнения и коммутации осуществляется при наличии на (N+2) -м входе блока 2 сигнала разре- шения. Схема выполнения блока 2 приводится в описании изобретения.

1 з.п. ф-лы, 2 ил.

1450096

Изобретение относится к импульсной технике и может быть использовано в устройствах синхронизации ци, фровых систем передачи данных. цель изобретения — расширение функциональных возможностей путем о обеспечения получения любых целочисленных коэффициентов умножения, задаваемых программно изменением вход- 1п ного кода.

На фиг ° 1 приведена электричес кая структурная схема устройства; на фиг. 2 — схема выполнения блока, сравнения и коммутации, 15

Умйожитель частоты следования им-! пульсов содержит N соединенных последовательно элементов 1-1, 1-2, 1-3, 1-N задержки, выходы которых . Соединены с соответствующими входами 20 блока 2 сравнения и коммутации, (И+1)-й вход которого соединен через . формирователь 3 коротких импульсов

1 с входной шиной 4 и непосредственно с первым входом элемента ИЛИ 5, вто- 25

" рой вход которого соединен с выходом, элемента И 6, выход — с выходной шиной 7, с входом первого элемента 1-1 задержки и со счетным (вычитающим) входом программируемого счетчика

8 импульсов, информационные входы которого соединены с кодовой шиной 9, вход записи и выход переноса (заема) — с (И+2)-м входом блока 2 сравнения и коммутации и с первым входом элемента И 6, второй вход которого соединен с выходом блока 2 сравнения и коммутации.

Блок 2 сравнения и коммутации содержит элемент НЕ 10, N элементов 40

ИЛИ-НЕ 11-1, 11-2, 11-3,,, 11-N, ND-триггеров 12-1, 12-2, 12-3,..., 12-N, первый 13 и второй 14 элементы

ИЛИ, N элементов И 15-1, 15-2, 15-3, 15-N, N-входовый элемент И 16 45 г, формирователь 17 короткого импульса, при этом первые входы каждого из элементов ИЛИ-НЕ 11-1, 11-2, 11-3, ., ° ., 11-N и элементов И 15- t., 15-2, 15-3, ..., .15-N соединены с соответствующими входами блока 2 сравнения

50 и коммутации,,вторые входы элементов

ИЛИ-НЕ 11-1, 11-2, 11-3, ..., 11-N соединены через элемент НЕ 10 с (N+1)-м входом блока 2 сравнения и коммутации, (И+2)-й вход которого соединен через формирователь 17 короткого импульса с установочными (запуска) входами каждого из ND-триггеров 12-1 12-2, 12 — 3,, 12-N, информационные входы которых соединены с общей шиной, тактовые входы— с выходом соответствующего элемента

ИЛИ-НЕ 11-1, 11-2, 11-3, ..., 11 N инверсные выходы — с соответствующим входом N-входового элемента И 16, выход которого соединен с первым входом первого элемента ИЛИ 13, второй вход которого соединен с прямым выходом первого D-триггера 12-1, выход — с вторым входом первого элемента И 15-1, выход которого и выходы остальных элементов И 15-2, 15-3, 15-N соединены с соответствующими входами второго элемента ИЛИ 14, выход которого соединен с выходом блока 2 сравнения и коммутации, причем прямые выходы с второго по М-й

D-триггеров 12-2, 12-3, ..., 12-N соединены с вторыми входами соответствующих элементов И 15-2, 15-3, 15-И„

Умножитель частоты следования импульсов работает следующим образом, Предварительно устанавливают на информационных входах счетчика 8 код коэффициента умножения К минус единица, при этом на его выходе переноса устанавливается уровень логической единицы. Блок 2 предназначен для сравнения последовательности сдвинутых во времени импульсов, поступающих на каждый из его N входов, с входным импульсом на его (N+1) м входе. Как результат сравнения на выход блока 2 подключается тот из N входов, на котором произошло совпадение указанных импульсов.

Операция сравнения и коммутации осуществляется при наличии на (N+2)-и входе блока 2 сигнала разрешения, поступающего через формирователь 17 на установочные входы всех ND-триггеров и переводящего последние в единичное состояние. Изменение состояния каждого из ND-триггеров в дальнейшем определяется появлением импульса на тактовом входе соответствующего D-триггера, являющегося результатом сравнения на совпадение временного положения импульсов на (N+1)-м входе, поступающего на вход элемента НЕ 10, и сдвинутых во времени положительных импульсов на входах с первого по N-й и поступающих на первые входы элементов ИЛИ-НЕ

11-1, 11-2, 11-3, ..., 11 N на вто1450096 рые входы которых поступает инвертированный сигнал с (0+1)-го входа.

В результате сравнения на выходах всех элементов ИЛИ-НЕ появляются импульсы, кроме того, в котором произошло точное совпадение импульсов во времени. Это означает, что только один из ND-триггеров не изменит своего состояния и сохраниг paspeшение на прохождение импульсов через соответствующий элемент И на выход блока 2. В исходнои состоянии или при несовпадении исходного импульса ни с каким из N входных импульсов в блоке 2 разрешено прохождение сигнала на выход с его первого входа.

Работа устройства начинается, когда первый импульс с выхода формирователя 3 через элемент 5 поступает на шину 7 и на вход элемента с выхода которого импульс, за=, держанный на время i поступает на первый вход блока 2 и на вход элемента 1-2, на выходе которого появляется импульс, задержанный на время х, поступающий на второй вход блока 2 и на вход элемента 1-3, и так далее. Таким образом,. на каждом из Й входов блока 2 образуются смещенные относительно друг друга импульсы, Так как в исходном состоянии . в блоке 2 соединен первый его вход с выходом, то сначала на второй вход элемента 5 через элемент 6 поступает импульс, задержанный элементом

1-1 на время,, которое и определяет вместе с задержкой в блоке 2 и элементах 5 и 6 период выходного сигнала,"С выхода. элемента 5 импульс поступает также на счетный вход счетчика 8, в котором из кода (К-1), содержащегося в последнем, вычитается число импульсов, прошедших на шину 7

Процесс многократного прохождения импульса через элемент 1-1 продолжается до тех пор, пока содержимое счетчика 8 не обнулится. В результате на выходе переноса сигнал меняет, состояние с логической единицы на нуль, который запрещает прохождение задержанных импульсов через элемент

6 и элемент 5 на шину 7. Этот импульс одновременно поступает на (N+2)-й вход блока 2, давая разрешение на сравнение. Последний из серии задержанных импульсов, который обнуляет счетчик 8, поступает также на вход элемента 1-1, затем с его выхода на

Тьx

Т вью 64w К 8х э где К вЂ” коэффициент умножения, любое целое число.

Тогда для элемента 1-1:

35.$f Ьх х - " э где .2 > - суммарная задержка в элементах 5 и 6 и в блоке 2.

40,Цля калдого пОследующегО элемента задержки время задержки определяется из известной временной нестабильности первого элемента задержки 4 <, .превышающей допустимое значение ЬТ ц„ (с eToì знака) Т б х и

i i > = 4 i i „, 50 и известного отклонения требуемого значения Т „„ от

Если по программе может потребоваться формирование различных Тв,,х,, Т вцх 1 (")(- 1 ) + л вход элемента 1-2 и так далее, тем самым на N входах блока 2 образуются смещенные во времени относительно

5 друг друга импульсы. При появлении импульса на (хам+1)-м входе блока 2, соответствующего следующему импульсу на входе шины 4, начинается операция сравнения и переключения того i-го

10. входа на выход блока 2, импульс которого совпал с импульсом на (х1+1)"м входе, и цикл умножения продолжается. В этом случае в кольцо обратной связи окажется подключенной уже групХ

15 па элементов 1-1, 1-2,,, с первой по i-ю, период выходного сигнала бу. дет определяться суммарной задержкой в элементах задержки с первой по i-ю и задержки в элементах 5 и 6 и в блоке 2. Это подключение сохраняется до тех пор, пока по приходу входного сигнала совпадение произойдет по другоМу i-входу, Времена задержек элементов задерж25 ки выбираются следующим образом. Если f>x è Е „„ - соответственно входная и выходная частоты, то Тз и Т, Х соответственно периоды входного и выходного сигнала:

145009б формулаизобретения !

1. Умножитель частоты следования

1 импульсов, содержащий N последоватео льно соединенных элементов задержки, входную шину и элемент ИЛИ, выход которого соединен с выходной шиной, отличающийся тем, что, целью расширения функциональных озможностей, в него введены програмируемый счетчик импульсов, элемент формирователь короткого импульса, одовая шина и блок сравнения и комутации, первые N входов которого оединены с выходами соответствующих лементов задержки, (N+1)-й вход соединен с выходом формирователя коротих импульсов, вход которого подклю., ен к входной шине, и с первым вхо- 2р дом элемента ИЛИ, выход которого соединен с входом первого элемента заержки и со счетным входом програмируемого счетчика импульсов, информационные входы которого соединены 25 с кодовой шиной, вход записи и выход переноса — с (N+2)-м входом блока сравнения и коммутации и с первым ходом элемента И, выход которого соединен с вторым входом элемента

ИЛИ, второй вход — с выходом блока сравнения и коммутации.

2. Умножитель по и. 1, о т л ич а ю шийся тем, что блок сравнения и коммутации содержит элемент

НЕ, N элементов ИЛИ-НЕ, ND-тригге6 ров, (N+1) элементов И, первый и второй элементы ИЛИ, формирователь короткого импульса, (N+2) входов и один выход, при этом (N+1)-й вход блока сравнения и коммутации подключен к входу элемента HE выход которого подключен к первым входам N элементов ИЛИ-НЕ, выход каждого из которых подключен к С-входам соответствующих с первого по Я-й D-триггеров, прямые выходы с второго по

N-й из которых соединены с первыми входами соответствующих элементов И, 1 выходы которых с первого по N-й подключены к N входам второго элемента ИЛИ, выход которого является выходом блока сравнения и коммутации, инверсные выходы ND-триггеров соединены с Я входами (0+1)-го элемента

И, выход которого соединен с первым входом первого элемента ИЛИ, к второму входу которого подключен прямой выход первого D-триггера, S-входы каждого Э-триггера соединены с выходом Формирователя короткого импульса, вход которого является (N+2)-м входом блока сравнения и коммутации, D-входы ND-триггеров подключены к уровню логического нуля, входы блока сравнения и коммутации с первого, по И-й соединены с вторыми входами соответствующих элементов И, выход первого элемента ИЛИ соединен с первым входом первого элемента из И элементов И.

1450096

Составитель А. Соколов

Техред М.Дидык Корректор О Кравцова

Редактор С. Пекарь

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Заказ 6975/54 Тираж 929 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5