Способ формирования и приема телевизионного сигнала при передаче изображения и система для его осуществления

 

Изобретение относится к промышленности средств связи. Цель изобретения - сокращение потери информации при воспроизведении телевизионного (ТВ) сигнала. Сущность Д4нного способа состоит в формировании синхросигнала путем модуляции по закону формирования членов рекуррентной последовательности , число которых равно или кратно количеству строк разложения ТВ изображения в передаваемом кадре. Затем сформированный синхросигнал замешивают в видеосигнал и передают полученный ТВ сигнал по каналу связи с последующим вьщелением из принятого ТВ сигнала видеосигнала и синхросигнала. Для осуществления данного способа используется система, содержащая на передающей стороне: синхрогенератор, источник цифрового видеосигнала, смеситель, линейное кодирующее устройство, канал связи и формирователь рекуррентного синхросигнала , а на приемной стороне: линейное декодирующее устройство, приемник Цифрового видеосигнала, входной блок, вычислительный блок, решающий блок, фазируемый адресный счетчик и блок памяти. Цель достигается путем уменьшения сбоев синхронизации. 2 с.п. ф-лы, 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 Н 04 N 5 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4161042/24-09 (22) 15. 12.86 (46) 23.01.89. Бюл. М 3 (72) С.М. Первушкин, В.А. Титков и С.П. Уханов (53) 621.397(088.8) (56) Авторское свидетельство СССР

9 862390, кл. Н.04 N 5/04, !980. (54) СПОСОБ ФОРМИРОВАНИЯ И ПРИЕМА ТЕЛЕВИЗИОННОГО СИГНАЛА ПРИ ПЕРЕДАЧЕ

ИЗОБРАЖЕНИЯ И СИСТЕМА ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к промышленности средств связи. Цель изобретения — сокращение потери информации при воспроизведении телевизионного (ТВ) сигнала. Сущность д.нного способа соСтоит в формировании синхросигнала путем модуляции по закону формирования членов рекуррентной последовательности, число которых равно

„„SU„„1453619 А 1 или кратно количеству строк разложения ТВ изображения в передаваемом кадре. Затем сформированный синхросигнал замешивают в видеосигнал и передают полученный ТВ сигнал по каналу связи с последующим выделением из принятого ТВ сигнала видеосигнала и синхросигнала. Для осуществления дан— ного способа используется система, содержащая на передающей стороне: синхрогенератор, источник цифрового видеосигнала, смеситель, линейное кодирующее устройство, канал связи и формирователь рекуррентного синхросигнала, а на приемной стороне: линейное декодирующее устройство, приемник цифрового видеосигнала, входной блок, вычислительный блок, решающий блок, фазируемый адресный счетчик и блок памяти. Цель достигается путем уменьшения сбоев синхронизации.

2 с.п. ф-лы, 7 ил.

1453619

Изобретение относится к промышленности средств связи и может быть использовано при построении устройств синхронизации телевизионных систем

5 различного .назначения, Целью изобретения является сокращение потери информации при воспроизведении телевизионного сигнала путем уменьшения сбоев синхронизации.

Сущность способ закгдочается в . том, что осуществляют формирование синхросигнала, который модулируют по закону формирования членов рекуррентной последовательности, число которых равно или кратно количеству строк в передаваемом кадре. После чего замешивают синхросигнал в видеосигнал, получаемый путем анализа изображения с разложением его на отдельные сос(,тавляющие элементы и преобразованием их свето- и цветотехнических параметров в электрический сигнал. Затем передают полученный телевизионный сигнал по каналу связи. 25

Далее выделяют иэ принятого телевизионного сигнала видеосигнал и синхросигнал, управляющий синтезом изображения путем преобразования выделенного видеосигнала в свето- и цветотехнические параметры элементов воспроизводимого изображения.

При этом за счет того, что синхросигнал модулируют, по закону формирования рекуррентной последовательнос35 ти, при приеме синхросигнала, возможно определить (вычислить )номер текущего члена рекуррентной последова.тельности, т.е. определить правильное временное положение мгновенной текущей передаваемой информации (строки) и осуществить правильный синтез передаваемого телевизионного (ТВ) иэображения, не цожидаясь конца передаваемого кадра.

На фиг. 1 представлена структурная электрическая схема системы формирования и приема телевизионного (TB) сигнала при передаче изображе50 ний; на фиг,2 — структурная электрическая схема. приемника цифрового видеосигнала; на фиг. 3 — структурная электрическая схема входного блока; на фиг. 4 — структурная схема последовательного регистра; на фиг.5

55 структурная схема вычислительного блока; на фиг. 6 — структурная схема запоминающего блока; на фиг. 7 структурная схема формирователя син— хросигнала.

Система формирования и приема те— левизионного сигнала при передаче иэображений содержит на передающей стороне синхрогенератор 1, источник

2 цифрового видеосигнала, смеситель

3, линейное кодирующее устройство 4, канал 5 связи, формирователь 6 рекуррентного синхросигнала, а на приемной стороне — линейное декодирующее устройство 7, приемник 8 цифрового видеосигнала, входной блок 9, вычислительный блок 10, решающий блок 11, фаэируемый адресный счетчик 12,блок

13 памяти.

Приемник 8 цифрового видеосигнала (фиг.2) содержит синхрогенератор

14 считывания, блок 15 кадровой памяти, цифроаналоговый преобразователь (ЦАП) 16, устройство 17 отображения.

Входной блок 9 (фиг.3) содержит последовательный регистр 18, первый

19 и второй 20 регистры сдвига.

Последовательный регистр 18 (фиг. 4) содержит оперативное эапоI минающее устройство (ОЗУ) 21, Dтриггер 22, адресный счетчик 23.

Вычислительный блок 10 (фиг. 5) содержит сумматор 24, компаратор 25, формирователь 26 значения числа, преобразователь 27.

Блок 13 памяти (фиг.6) содержит с первого по четвертое ОЗУ 28-31, выходной регистр 32, адресный счетчик 33.

Формирователь 6 синхросигнала (фиг.7) содержит счетчик 34, преобразователь 35, счетчик 36 управления, мультиплексор 37.

Система для осуществления с .особа работает следующим образом.

Синхрогенератор 1 работает обычным образом и формирует все синхронизирующие сигналы и тактовые импульсы, необходимые для работы источника 2 цифрового видеосигнала, смесителя 3, линейного кодирующего устройства 4 и формирователя синхросигнала. При этом источник 2 цифрового видеосигнала работает обычным образом: телевизионная камера, управляемая синхросигналами синхрогенератора 1, форми— рует аналоговый видеосигнал, который преобразуется в цифровой видеосигнал (цифровой поток ) и поступает на вы—

14536!9

50 ход источника 2 цифрового видеосигнала.

Смеситель 3, представляющий собой мультиплексор, обеспечивающий замешиБ вание в цифровой видеосигнал, поступающий на первый вход смесителя 3, синхросигнала, поступающего на второй вход смесителя 3, с выхода формирователя б рекурентного сигнала, при- 10 чем время удержания (впереключенном состоянии смесителя с первого входа на второй вход определяется цлительностью импульсов строк, поступающих на управляющий вход смесителя 3 с второго выхода синхрогенератора 1.

В примере конкретной реализации длительность импульсов строк, поступающих на управляющий вход смесителя 3, должна быть равна Т=8, где Т вЂ” коли- 20 чествс тактовых импульсов (тактовых интервалов).

Формирователь 6 рекурентного синхросигнала,фиг.7) работает следующим образом. Импульсы строк синхрогенера- 25 тора 1 поступают на счетный вход счетчика 34, представляющего собой двоичный счетчик с коэффициентом счета К <"-M, где M — - количество строк в передаваемом ТВ-кадре, и работаю- 30 щего следующим образом. При помощи импульсов кадров синхрсгенератора 1 счетчик 34 адин раз в кадр обнуляется, т.е. на выходе счетчика 34 формируется адресный сигнал несущии информацию с номера передаваемой . строки в кадре, которая одновременно является значением номера члена рекуррентной последовательности, выраженным в двоичной-форме. Преобразова- 40 тель 35, построенный на программируеМоМ постоянном запоминающем устройстве, (ППЗУ), обеспечивает преобразование значения номера члена рекуррентной последовательности в его конкрет- 4а ное значение по известному рекуррентному уравнению, например U>+, U +1 при U<=0 и n=256=2 . Алгоритмы и таб3 лица программирования НПЗУ по такому простому уравнению не представляют большой сложности и легко могут быть реализованы на практике, Счетчик 36 управления представляет собой двоичный счетчик с коэффициентом счета Кс =Т=8, где Т вЂ” количество тактовых интервалов, необходимых для передачи значения члена рекуррентной последовательности. Счетчик Зб работает только во время импульсов строк длительностью Т, поступающих на его установочный вход и разрешающих его работу во время импульсов строк.

Мультиплексор 37 формирует на выходе синхросигнал путем считывания информации, поступающей на информационные входы с выхода преобразовате— ля 35, пс сигналам управления, поступающим с выхоца счетчика 36 управления.Линейное ксдирующее устройство

4 из цифрового видеосигнала и тактовых импульсов формирует на выходе ли— нейный код, т.е. код, предназначенный для передачи цифровых сигналов по линиям (каналам ) связи.

Канал 5 связи обеспечивает передачу,линейного кода с выхода линейного кодирующего устройства 4 на вхсц ли— нейногс декоцирующего устройства 7, кстсрсе регенерирует из линейного кода исходный цифровой вицеосигнал и тактовые импульсы. При этом на первом выходе линейнсгс декодирующего устройства 7 формируется регенерирсванный цифровой видеосигнал,а на втором выходе линейного дексцирую-. щего устройства 7 выделяются тактовые импульсы, синхронные с регенерированным цифровым видеосигналом.

Входной блок 9 (фиг.3) работает следующим образом. На информационный вход последовательного регистра 18 и первого регистра 19 поступает цифровой видеосигнал, а на тактовые входы последовательного регистра 18 тактовые импульсы первого регистра 19 сдвига и второго регистра 20 сдвига. При этом регистр !8 длиной а(=!024, где ф — количество тактовых ,интервалов в строке, обеспечивает задержку цифрового видеосигнала на строку, т.е. период следования синхросигналсв в нашем конкретном случае реализации. В результате на выходах регистров !9 и 20 длиной Т=8, где

Т вЂ” количество тактовых интервалов, необходимых для передачи синхросигнапа, выделяются кодовые комбинации,. незадержанные и задержанные на строку, и подаются на выходе входного блока 9. При этом последовательный регистр !8 (фиг.4) работает следующим образом. Цифровой видеосигнал подает- ся на информационный вход ОЗУ 21, на адресныс входы которого поданы сигналы с адресного счетчика 23, на . счетный вход которого, объединенный

5 14536 с-входом "Запись-считывание" ОЗУ 21 и тактовым входом D-триггера 22, поданы тактовые импульсы. В первой половине тактового интервала при высоком уровне на входе "Запись-считыва- 5 ние" (ИЕ) в ОЗУ 21 происходит считывание информации с ОЗУ 21 по адресу

Н, определяемому состоянием счетчика 23. В середине тактового интервала О по перепаду на тактовом входе Э-триггере 22 происходит запись в него информации с выхода ОЗУ 21. Во второй половине тактового интервала при низком уровне сигнала на входе Записьсчитывание" (ИЕ) ОЗУ 21 происходит запись информации в ОЗУ 21. По перепаду в конце тактового интервала происходит изменение состояния счетчика

23 с A. на А ... и в следующем тактовом интервале процесс повторяется.

Вычислительный блок 10 производит вычисление значения члена рекуррентной последовательности по значению ранее принятых значений членов рекур- у5 ретной последовательности по заранее известному рекуррентному уравнению.

В частности, вычислительный блок 10 (фиг. 5 ), обеспечивающий прием синхросигнала, который закодирован по закону формирования членов рекуррентной последовательности вида U „„ =U +1, работает следующим образом, На первый вход сумматора 24 подается информационный сигнал с выхода второго регистра 20 свдига входного блока, т.е.

35 принятое значение числа U а на второй вход сумматора 24 подается фиксированное значение числа с формирователя 6 значения числа. С учетом то40

ro, что сумматор 24 выполняет суммирование по выражению U >, =U„+1, то таким фиксированным числом является 1 или в двоичной форме 00000001. Значение числа U„,„,,вычисленное по форму45 ле U „,,=U +1 в сумматоре 24, поступает на первый вход компаратора 25, на второй вход которого поступает информационный сигнал с выхода первого ре1 гистра 19 сдвига входного блока 9, т.е. принятое значение U „„члена рекуррентной последовательности. Если принятое значение U>,, члена рекуррентной последовательности совпадает с его вычисленным значением, то компаратор 25 вырабатывает в данном тактовом интервале сигнал (коэффициент) соответствия, равный 1, а в противном случае — сигнал соответствия, равl9 6 ный О. Преобразователь 27 обеспечивает преобразование значения принятого 0„„ члена рекуррентной последовательности в адресный сигнал фазируемого адресного счетчика 12. Отметим, что преобразователь 27 выполняет обратную функцию преобразователя 35 (фиг.8).

Решающий блок 11 в каждом тактовом интервале определяет (присваивает) значения коэффициента подобия в зависимости от значения сигнала соответствия, вырабатываемого на выходе компаратора 25 вычислительного блока 10 и от значения коэффициента подобия, задержанного на строку, в блоке 13 памяти.

Причем в соответствии с описанным алгоритмом и таблицей программирования ППЗУ,на котором выполнен решаюший блок ll, значение коэффициентов подобия возрастает, если сигнал (коэффициент ) соответствия с выхода вычислительного блока 10 равен 1, или падает, если сигнал соответствия с выхода вычислительного блока 10 равен О. При этом возможны максимальное значение коэффициента подобия, равное 1111, и минимальное значение, равное 0000 ° За счет того, что синхросигналы, закодированные по закону. формирования членов рекуррентной последовательности, расположены на строго определенных тактовых интервалах строки, а ложные синхросигналы, которые могут возникать по случайному закону в информационной части цифрового видеосигнала, не будут повто— ряться в течение нескольких строк в строго определенном тактовом интервале строки, значение коэффициента подобия на выходе решающего блока 11 будет возрастать только на строго определенном тактовом интервале строки, где расположен синхросигнал. При достижении максимального значения коэффициента подобия, равного !111, решающий блок 11 на втором выходе вырабатывает сигнал (команду ) фазиро— вания на фазируемый адресный счетчик

I2, который работает следующим образом. Фазируемый адресный счетчик 12, имеющий коэффициент счета К с„= o(."I=

=2 " 2 =2 1", построенный на двоичных ,счетчиках, например интегральных микросхемах К531ИЕ! 7, и обладающий воэможностью предварительной установки числа, при подаче на него сигнала

)4536) 9 фаэирования с второго выхода решающего блока 11 переводится в режим предварительной установки числа, при этом на информационные входы микросхемы счетчика 1 2 поданы адресные сигналы фазирования с выхода вычислительного блока 10, т.е. в него в этом случае будет осуществлена запись номера последнего принятого члена рекуррентной 10 последовательности П „, и тем самым будет осуществлена фаэировка счетчика 12 в соответствии текущей фазой принимаемого цифрового видеосигнала.

Блок 13 памяти (фиг.6), обеспечи- !5 вающий запоминание четырехразрядного значения коэффициента подобия в каждом тактовом интервале и задержку этого значения на строку, работает следующим образом. На информационные 20

D-входы ОЗУ 28-31 поступают значения коэффициентов подобия. На тактовый вход выходного регистра 32, счетный вход адресного счетчика 33 и входы

"Запись-считывание", WE) ОЗУ 28-3! поданы тактовые импульсы. При этом в первой половине тактового интервала при высоком потенциале на входе

"Запись-считывание" в ОЗУ 28-31 происходит считывание информации из ОЗУ 30 по адресу Н, определг:-мому состоянием счетчика 33. В середине тактового интервала по перепаду в регистр

32 осуществляется запись информации, появившейся на выходе ОЗУ 28-." . Во второй половине тактового инте-paazra при низком уровче сигнала на входе

"Запись-считывание" (ИЕ) ОЗУ 28-3) происходит запись информации, поступающей на информационные входы ОЗУ 40

28-31. По перепаду в конце тактового интервала происходит изменение состояния счетчика 33 с А на А „, и в следующем тактовом интервале процесс повторяется. 45

Фазируемый адресный счетчик 12, имеющий коэффициент счета К = a 0=2 построенный на двоичных сче тч иках и обладающий возможностью предварительной установки числа, работает следую- 50 щим образом. На информационные входы предварительной установки числа фазируемого адресного счетчика 12 подаются адресные сигналы, в которых содержится информация о номере последнего из принятых членов рекуррентной последовательности, а на вход управления предварительной установки счетчика 12 подается сигнал с первого выхода решающего блока ) l При этом в счетчик ) 2 производится запись числа с выхода вычислительного блока )О и адресные выходные сигналы счетчика !2 устанавливаются в нужную фазу с точностью до такта по отношению к входному принимаемому видеосигналу.

С выхода адресного фазируемого счетчика 1 2 адресные сигналы поступают на входы управления записью цифрового видеосигнала в блок 15 кадровой памяти приемника 8 цифрового видеосигнала (фиг. 2), работающего следующим образом. Цифровой видеосигнал поступает на информационный вход блока 15 кадровой памяти. Управление записью этого цифрового видеосигнала осуществляется по тактовым импульсам, поступающим на второй вход приемника 8 цифрового видеосигнала и соответственно на тактовый вход блока !5 кадровой памяти,и адресным сигналам, поступающим на адресные входы записи блока )5 кадровой памяти. Синхрогенератор !4 считывания вырабатывает тактовые и адресные сигналы считывания, необходимые для правильного считывания цифровой информации из блока )5 кадровой памяти, и работает обычным образом. При этом цифровая информация, считываемая из блока 15 кадровой па;.;яти, подается на цифроаналоговый преобразователь 16, где осуществляются все необходимые операции, необходимые для преобразования ТВ-информации из цифровой формы в аналоговую. Видеосигнал в аналоговой форме с вьс ода цифроаналогового преобразо1 вателя 16 подается на первый вход устройства 17 отображения. На синхронизирующий вход устройства 17 отображения подаются синхронизирующие синхросигналы с второго выхода синхрогенератора 14 считывания.

Фо рмула и зоб ре тения

l . .Способ формирования и приема телевизионного (ТВ) сигнала при передаче изображения, заключающийся в формировании синхросигнала, эамешивании его в видеосигнал, передаче по— лученного ТВ-сигнала по каналу связи с последующим выделением из принятого

ТВ-сигнала видеосигнала и синхросигнала, отличающийся тем, что, с целью сокращения потери инфор— мации при воспроизведении ТВ-сигнала

)4536) 9. путем уменьшения сбоев синхронизации, синхросигнал формируют путем модуляции по закону формирования членов рекуррентной последовательности, число которых равно или кратно количеству строк разложения ТВ-изображения в передаваемом кадре.

2, Система для формирования и при, ема телевизионного сигнала при пере,даче изображения, содержащая на передающей стороне последовательно

,,ñîåäèíåííûå синхрогенератбр, источник . цифрового видеосигнала, смеситель, линейное кодирующее устройство, к, второму входу которого подключен второй выход синхрогенератора, и канал связи, а на приемной стороне — линейное декодирующее устройство, к входу которого подключен канал связи и приемник цифрового видеосигнала

;, отличающаяся тем, что введены на передающей стороне формирователь рекуррентного синхросигнала, к первому, второму и третьему входам которого подключены соответственно второй, третий и четвертый выходы

1 синхрогенератора„а выход формирователя рекуррентного синхросигнала соединен с вторым входом смесителя, к

-третьему входу которого подключен четвертый выход синхрогенератора, а

5 на приемной стороне введены блок памяти и последовательно соединенные входной блок, к информационному входу которого подключен первый выход линейного декодирующего устройства, вычислительный блок, решающий блок, к второму входу которого подключен выход блока памяти, и фазируемый адресный счетчик, выход которого соединен с адресным входом приемника цифрового видеосигнала, к тактовому входу которого подключен тактовый вход блока памяти, тактовый вход фаэируемого адресного счетчика, тактовый вход

2п входного блока и второй выход линейного декодирующего устройства, при этом к информационному входу фазируемого адресного счетчика подключен второй выход вычислительного блока, 25 а к информационному входу блока памяти подключен второй выход решающего блока.! 4536! 9

ВиаУ " юг.У

l 4536 l 9

14536! 9

Составитель И. Грацианская

Редактор С. Пекарь Техрец Л. Олийнык Корректор В. Бутяга

Заказ 7303/56 Тираж 627 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4