Устройство для отладки программ

 

Устройство относится к вычислительной технике, в частности к устройствам , обеспечиваюним отладку аппаратуры и программ в реальном масштабе временц, и может найти широкое применение при отладке и эксплуатации микропроцессорных систем и устррйств (как однопроцессорных, так и многопроцессорных). С целью повышения производительности в устройство , содержащее регистр 3 адреса и состояний, регистр 6 циклов, счетчик 10 циклов, схему сравнения 9 адресов , введены регистр 13 режимов, селектор 2 адреса, дешифратор 4 записи , дешифратор 3 считывания, элементы И 7, 12, 14, элементы ИЛИ 8,11, триггер 17 блокировки, триггер 15 запроса прерываний, триггер 19 запроса прерываний, триггер 20 готовности , триггер 18 сброса, блок ключей 16, Предлагаемое устройство совместно с отладочной микроЭВМ позволяет разработать цикл программного обеспечения: составления, исправления программ, отладки их на микропроцессорных системах и микроЭВМ. 3 ил., 1 табл. с /)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

1 П 4 G 06 F 1)/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4297002/?4-24 (22) 30.07.87 (46) 28.02.89, Бюл. ¹ 8 (72) С.К.Киселев, А.И.Гуляев, И.Б.Полежайченко, Г,З.Чйдельсон и Ю.И.Осипов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

¹ 1223236, кл. C 06 F .11 /28, 1986.

Авторское свидетельство СССР

* № 1213482,. кл. Г 06 F 11/28, 1986. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАИМ (57) Устройство относится к вычислительной технике, в частности к устройствам, обеспечивающим отладку аппаратуры и программ в реальном масштабе времени, и может найти широкое применение при отладке и эксплуатации микропроцессорных систем и уст„„Я0„„1462327 A ройств (как однопроцессорных, так и многопроцессорных). С целью повышения производительности в устройство, содержащее регистр 3 адреса и состояний, регистр б циклов, счетчик

I0 циклов, схему сравнения 9 адресов, введены регистр 13 режимов, селектор 2 адреса, дешифратор 4 записи, дешифратор 5 считывания, элементы И 7, 12, 14, элементы ИПИ 8,11, триггер 17 блокировки, триггер 15 запроса прерываний, триггер 19 запроса прерываний, триггер 20 готовности, триггер 1Я сброса, блок ключей

16, Предлагаемое устройство совместно с отладочной микроЭВИ позволяет разработать цикл программного обеспечения: составления, исправления программ, отладки их на микропроцессорных системах и микро1ВМ. 3 ил., 1 табл.

1462327

Изобретение относится к вычислительной технике, в частности к устройствам, обеспечивающим отладку аппаратуры и программ в реальном масшг 5 табе времени, и может найти широкое применение при отладке и эксплуатации микропроцессорных систем и уст.ройств (каК однопроцессорных, так и многonроцессорных). 10

Целью изобретения является повышение производительности при отладке

;программ.

На фиг. 1 представлена функцио,нальная схема предлагаемого устрой- 15 ;:ства; на фиг. 2 — диаграмма работы устройства в режиме записи информа: ции; на фиг. 3 — то же, в режиме.по шаговой работы, Устройство (фиг.l) содержит ре- 20 гистр 1 байта состояния, селектор 2

,адреса, регистр 3 адреса и состоя ний,. дешифратор 4 записи, дешифратор 5 считывания, регистр 6 циклов элемент И 7, элемент ИЛИ 8, схему 25 сравнения, счетчик 10 циклов, элемент ИЛИ ll элемент И 12, регистр

13 режимов, элемент И 14, триггер 15 запроса прерывания, блок 16 ключей, триггер 17 блокировки, триггер 18 30 сброса, второй триггер 19 запроса прерываний, триггер 20 готовности.

Кроме того, на фиг. 1 обозначены . шины ША1, ШД1, Шуl адреса данных и

Управления отладочной êÐÎ-ЭВМ. ши- 35 ны ША2, ШД2, ШУ2 адреса, данных и

Управления отлаживаемой микро-ЭВМ, На шинах ША1, ШД1, ШУ! показаны следующие сигналы: 21 - разряды AÎ и AI адреса; 22 — разряды А2 и АЗ адреса; 40

23 — разряды А4-А15 адреса; 24 — монтажный код адреса устройства;.25—

"Запись"; 26 — "Чтение"; 27 — запрос прерывания к отладочной микроЭВМ.

На внутренних шинах устройства 45 показаны следующие сигналы: 28 — запись в регистр 3; 29 — запись в регистр 6; 30 . — запись в регистр"13;

31 — сброс триггера 20; 32 — считывание регистра 1; 33 — считывание регистра 3; 34 — сброс триггера 15;

35 — считывание регистра 13; 36 установка режима "Блокировка памяти";

37 — запись адреса останова в счетчике 10; 38 — установка режима "Останов по адресуч; 39 — установка режима "Сброс,"; 40 — установка пошагового режима; 41 - установка режима "Прерывания"; 4? - установка режима "Останов по прерыванию"; 43 — установка режима "Останов по команде", "Ввод" и "Вывод", На шинах ША2, 1!Щ2 и ШУ2 подклю-. чения к отлаживаемому микропроцессорному устройству показаны сигналы:

44 — синхросигнал "Начало команды";

45 — группа сигйалов состояния: ожидание, разрешение прерывания, подтверждения захвата, останов; 46— шестнадцатиразрядная адресная шина

ША2; 47 — тактовые импульсьц 48— сигнал "Прием"; 49 — сигнал "Блокировка памяти"; 50 — сигнал "Сброс";

51 — сигнал "Запрос прерывания; 52— сигнал "Готовность"; 53 — разряд ДО шины РЩ2 .-(признак "подтверждение прерывания"}1 54 — разряд Д6 шины ШД2 (признак команды "ввод"); 55 — разряд

Д4 шины ШД2 (признак команды "Вывод" ), Работа устройства начинается с его начальной установки посредством сигнала "Сброс" шины Шуl, подаваемого из отладочной микроЭВМ.

Работа с и устройствами при отладке программ п микропроцессорных устройств состоит из трех основных этапов: выбор и назначение активных устройств (например, ш из п устройств), загрузка программ в память отлаживаемых микропроцессорных устройств, прогон программ по шагам или по циклам.

Этап выбора и назначения устройств осуществляется посредством отладочной микроЭВМ, которая по программе производит назначение режимов работы регистров. При этом на шинах

ША! устанавливаются адресные слова; на шинах 1!Щ1 данные, а на ШУ1 — сигнал "Запись". Форматы адресных слов при всех видах обмена информацией отладочной микроЭВМ и устройством .представлены в таблице. Разряды АО и Аl являются адресами портов А,В и

С регистров 3, 6 и 13; разряды А2 и АЗ задают номера регистров 1,3, 6 и 13; разряды А4-А15 позиционно определяют порядковые номера выбранных устройств и микроЭВМ, участвующих в каждом цикле обмена. Выбор и назначение устройств задается единицами в соответствующих разрядах А4-А15.

Селектор 2 адреса формирует сигнал разрешения на дешифраторы 4 и 5 при наличии единицы в одном из разрядов А4-А15 соответствующему монтажному коду адреса 24 устройства.Мон1

3 146 тажный код адреса устанавливает;..я перемычками на плате устройства, Этап загрузки отлакиваемых программ в память микроЭВМ так же производится посредством отладочной микроЭВМ. Управление загрузкой производится программно через порты В,С регистра 13. Устройство позволяет осуществлять загрузку памяти без применения режима прямого доступа к памяти, что упрощает его аппаратную часть и обслуживающую программу. В порте С регистра 13 устанавливаются в "1" сигнал,36 режим "Блокировка памяти" и сигнал 40 шаговый режим.

Сигнал 36 поступает на Л-вход триггера 17, который по фронту сигнала

44 "Начало команды" устанавливается в "1" и формирует сигнал 49 "Блокировка памяти" отлаживаемой микроЭВМ.

Сигнал 40 через элемент ИЛИ 11 поступает на D-вход триггера 20,который также тактируется сигналом 44 и формирует сигнал 52 "Готовность". Но сигналу Готовность" и микроЭВМ переходит в состояние ожидания и ее па- мять блокируется.

Затем в порт В регистра 13 загружается кбд команды NVTA, ДАННЫЕ (загрузка байта ДАННЫЕ), который через блок 16 ключей, открываемых управляющими сигналами "Блокировка памяти" 49 и "Приема" 48, поступает на шину данных ШД2. По команде "Вывод" формируется сигнал 31 сброса триггера 20 готовности, в результате чего отлаживаемая микроЭВМ выходит из состояния ОЖИДАНИЕ, принимает код команды NUA ДАННЫЕ. Приход сигнала 44 на тактовый вход триггера

20 готовности вызывает переустановку триггера, в результате чего формируется сигнал "готовность" и микроЭВМ переходит в состояние ожидания и память ее блокируется.

Затем в порт В регистра 13 загружается значение байта данных команды MVTA ДАННЫЕ, которое через блок

16 ключей поступает на шину данных

ШД2. Сигнал 31 сбрасывает триггер 20 готовности, вследствие чего микроЭВМ выходит иэ состояния ОЖИДАНИЕ, принимает значение байта данных и обрабатывает его в соответствии с кодом команды. Таким образом, в аккумуляторе отлаживаемой микроЭВМ будет записана требуемая информация, значение которой определяется вторым бай2327

4 том команды М 1ХА, ДАННЫЕ. Когда на тактовый вход триггера 20 поступит сигнал 44, триггер сформирует сигнал

"Готовность" и микроЭВМ перейдет в состояние ожидания, Для реализации загрузки отлаживаемых программ в память микроЭВМ необходимо подставлять код команды ЯТА, АДРЕС на шину данных ШД2 при их заблокированной памяти. IIo этой команде содержимое аккумулятора пересылается в память по адресу, определенному значением операнда АДРЕС, Во время выполнения цикла записи в память управляющий сигнал "Блокировка памяти!

49 должен иметь значение "О", После выполнения микроЭВМ команды

MVIA, ДАННЫЕ, ее аккумулятор содер2О жит значение ДАННЫЕ. Затем в порт

В регистра 13 загружается код команды ЯТА, АДРЕС, который через ключи

16, открытые сигналами "Блокировка памяти" 49 и "Прием" 48 поступает на

26 _#_52. Сигнал 31 сбрасывает триггер 20 готовности, в результате чего микроЭВМ выходит из состояния ожидания, принимает и обрабатывает код команды ЯТА, АДРЕС и снова переходит в сосЗО тояние ожидания вследствие установки триггером 20 сигнала "Готовность" по переднему фронту сигнала 44.

Во время выполнения двух последующих машинных циклов команды ЯТА, АДРЕС в соответствии с временной диаграммой, представленной на фиг.3 через порт В регистра 13 на ШД?, поступает значение операнда АПРЕС, память микроЭВМ в это время заблокирована, 40 в следующем машинном цикле будет . осуществляться запись содержимого аккумулятора микроЭ11М в память по адресу, определяемомуоперандом АДРЕС,значение которого будет выставлено на

4> ША2. Память разблокируется в результате установки триггером 17 сигнала

49 - Блокировка памяти" за счет подачи на Р-вход триггера 17 через порт

С регистра 13 сигнала Зб "Блокировка памяти с уровнем О, Таким Образом, реализуется этап загрузки отлаживаемых программ в память.

Следующий этап прогона программ осуществляется либо в непрерывном режиме, либо по шагам. Требуемый режим работы определяется состоянием порта

С регистра 13 данных и задания рекимов, запись информации в который производится по сигналу 3? записи дан5 1 46 ных в регистр 13. Во всех перечисленных режимах виутренний управляющий сигнал 36 ° поступающий Hà D-вход триггера 17 блокировки памяти и сигпал . 39, поступающий íà D-вход триггера 18 сброса обеспечивают сигналы "Блокировка памяти" 49 и "Сброс"

56 уровня,"0", В случае непрерывного режима работы в порте С регистра

l3 устанавливается в состояние "0" сигналы 38,40,42 и 43 в результате чего с выхода элемента ИЛИ 11 на

9-вход триггера 20 готовности посту. Мет "0" и -формируется единичный сигНал 52 ШУ2 "Готовность", При работе в режиме выполнения от,паживаемой программы по шагам устанавливается в единичное состояние сигнал 40, который через элемент

ИЛИ 11 поступает íà D-вход тригге" ра 20. На С-вход поступает сигнал

44 "Начало команды". В результате формируется сигнал 52 "Готовность".

После чего по сигналу 32 "Чтение" регистра 1 производится считывание байта состояния микроЭВМ, записанного в регистр l затем кода команды, находящегося на ШД2, через порт А регистра 13 и чтение адреса ОМУ через порты В и С регистра 3. Выборка указанных регистров осуществляется управляющими сигналами 35 и 33.

Функционирование устройства в режиме прогона рабочих программ с остановом определяется установкой в единичное состояние следующих сигналов. 38 — задание режима "Останов по адресу", 42 — задание режима "Ос танов по прерываниям" и 43 — задание режима "Останов по командам"

ВВОД и ВЫВОД, При отладке рабочих программ с остановом по командам ВВОД и ВЫВОД управляющий сигнал 43 поступает на первый вход элемента И 12, Второй вход элемента И 12 соединен с выходом элемента ИЛИ 8, на два входа которого подаются соответственно шестой и четвертый разряды ШД2. Привязка к данным разрядам необходима для определения машинных циклов ВВОД и

ВЫВОД. Единичное состояние шестого разряда ШУ2, при наличии стробирующего сигнала 44 — "Начало команды", определяет цикл ..ВВОД, аналогичным образом четвертый разряд ШД2 определяет цикл ВЫВОД. Выход элемента

И 12 поступает на один из четырех

2327 6 входов элемента ИЛИ 11 который своим выходом соединен с D-входом триггера 20 готовности. На С-вход посту5 пает управляющий сигнал 44 — признак начала такта. Таким образом, при наличии в шестом или четвертом разряде ШД 2 "1",по переднему фронту сигнала 44 триггер- 30 выставляет сигнал

1О 52 "Готовность" На ЩУ2 будет находиться адрес внешнего устройства, на ШД2 данные ВВОДА или ВЫВОДА. Чтение ШУ2 осуществляется через порты

В и С регистра 3 подачей управляющего сигнала 33. ШД2 считывается через порт А регистра 11 по сигналу 35 чтение регистра 13.

При отладке рабочих программ "Останов по прерываниям" в порте С регистра 13 устанавливается в активное единичное состояние управляющий сигнал 42, который поступает на первый вход элемента И7, На второй вход поступает нулевой разряд ПЩ2, единич26 ным состоянием которого при наличии стробирующего сигнала 44 "Начало команды и определяем цикл "ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ". Выход элемента И7. связан с одним из четырех входов элеЗ0 мента ИЛИ ll, который своим выходом соединен с D-входом триггера 20 готовности, На тактовый вход триггера

20 поступает сигнал 44 "Начало команды", Таким образом, триггер 20 выставит сигнал 52 "Готовность" только в случае появления машинного цикла

"ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ", На ШУ2 будет находиться адрес возврата в отлаживаемую программу.по завершению

40 обработки прерываний, на ШД2 — код команды БЯТ, определяющий вектор прерываний. Считывание шин микроЭВМ производится так же как и в цикле

ВВОД и ВЫВОД, При отладке рабочих программ в режиме "Останов по адресу", микроЭВМ переходит в состояние отдания,когда отлаживаемая программа проходит через заданный адрес останова требуемое количество циклов. По сигналу

29 — запись в регистр б, в порты А и В регистра 6 записывается адрес останова, в порт С регистра б - количества циклов повторений. Задание данного режима осуществляется--установкой в порте С регистра 13 в единичное состояние управляющего сигнала 38, который поступает на первый вход элемента И 13. Запись числа цик50

7 14623 лов повторений в счетчик 10, работающий в режиме вычитания, осуществляется путем установки в состояние сигнала 37, формируемого портом

С регистра 1-3. При работе в данном

5 режиме, схема 9 сравнения осуществляет сравнение адреса останова, записанного в портах А и В регистра 6 с текущим значением 111А2. В случае совпадения этих адресов схема 9 вырабатывает сигнал равенства. Выход схемы

9 соединен со счетным входом вычитания счетчика 10. Когда значение счетчика 10 станет нулевым, т.е. програм- 15 ма пройдет заданное количество циклов, формируется сигнал переноса, который поступает на второй вход элемента И 14. Выход элемента И 14 соединен с одним из четырех входов элемента ИЛИ 11, а выход элемента ИЛИ 11 связан с D-входом триггера 20 готовности. Таким образом, на D-.âõîäå триггера 20 появится "1" при условии нулевого значения счетчика 10 повто- 25 рений. Триггер 20 готовности формирует сигнал 52 "Готовность" по переднему фронту сигнала 44, идущего на

С-вход. Процессор отлаживаемого устройства перейдет в состояние ожидания. На ША2 будет находиться адрес останова на ЩЦ2, соответствующие этому адресу данные. Считывание шин микроЭВМ производится также, как и в .предыдущих режимах работы с остановом. Кроме того, работа устройства по шагам или с остановом организована с формированием запроса прерыва" ния в отладочную микроЭВМ. Для этой цели введен триггер 15 прерываний.

Установка триггера в активное состояние производится сигналом 52 "Готовность", поступающим на С-вход,Запрос прерывания снимается по сигналу

34, поступающего на R-.âõîä триггера 15. Работа по прерываниям необходима для организации оптимального использования программного обеспечения отладочной микроЭВМ, Помимо формирования запроса прерывания на выполнение программы управляющей микроЭВМ устройство может формировать сигнал 51 "Запрос прерывания", поступающий в отлаживаемую микроЭВМ. Для этой цели служит триггер 19.Ha D-вход поступает управляющий сигнал 41,: который устанавливается в состояние

"1" через соответствующий разряд порта С регистра 13. На С-вход триггера

27 8

19 принимается тактовая частота 47.

Снимается запрос прерывания подачей на D-вход триггера 19 нулевого сигнала 41 по переднему фронту тактовой частоты 47. Применение триггера 19 в схеме формирования сигнала 51 "Запроса прерывания" необходимо для того, чтобы асинхронный сигнал 41,chopмированный в порте С регистра 13,был приведен к временной диаграмме рабо.— ты отлаживаемой микроЭВМ. Для этой же цели используется триггер 18,который позволяет синхронизировать сигнал 50 — "Сброс".

Формул а и з о б р е тени я

Устройство для отладки программ, содержащее регистр адреса и состояний, регистр циклов, схему сравнения, счетчик циклов, причем первый информационный вход регистра адреса и состояний является входом состояния устройства для подключения к управляющей тине отлаживаемой ЭВМ, второй и третий информационные входы регистра адреса и состояний обра-, зуют адресный вход устройства для подключения к адресной шине отлаживаемой ЭВМ, первый вход схемы сравнения соединен с адресным входом устройства для подключения к адресной шине отлаживяемой .ЭВМ, второй вход схемы сравнения соединен с первым выходом регистра циклов, второй выход которого соединен с информационным входбм счетчика циклов, о т л ич а ю щ е е с я тем, что, с целью повышения производительности при отладке программ, устройство содержит регистр байта состояния, регистр режима, селектор адреса, дешифратор записи, дешифратор считывания, четыре элемента И, два элемента ИЛИ, два триггера запроса прерывания, триггер готовности, триггер сброса, триггер блокировки, блок ключей, причем синхровходы регистра байта состояния, триггера блокировки и триггера готовности подключены к входу синхронизации устройства для подключения к управляющей пине отлаживаемой ЭВМ,информационный вход регистра байта состояния является входом устройства для подключения к инне данных отлаживаемой ЭВМ, первые информационные входы детифраторов записи и считывания подключены к адресному входу устройства для подключения к адресной

9 !46232 шине отладочной 38M, входы разрешения дешифраторпв записи и считывания являются входами записи и чтения устройства для подключения к управляю5 щей шине отладочной ЭВМ, выходы дешифратора считывания с первого по четвертый подключены соответственно к входу чтения регистра байта состояния, входу чтения регистра адреса и 0 состояния, входу установки в "0"

;:первого триггера запроса прерывания,, :входу чтения регистра режима, выходы дешифратора записи с первого по

:четвертый соединены соответственно с входами записи регистра адреса и состояния регистра циклов, регистра

: режима и входом установки в "О" триг: гера готовности, выход селектора ад: реса подключен к вторым информацион:,ным входам дешифраторов записи и считывания, информационный вход се, лектора адреса является адресным входом устройств" для подключения к

: :адресной шине отладочной ЭВМ„ адрес- 25

:. ный вход. селектора адреса является

; входом задания режима устройства,пер вый информационный вход разрешения и второй информационный входы регистра режима являются соответственно адресным входом устройства для подключения к адресной шине отладочной

ЭВМ и информационным входом устройства для подключения к шине данных отладочной ЭВМ, первая группа выхо35 дов регистра режима соединена с группой информационных входов блока ключей, разрядные выходы второй группы выходов регистра режима подключены к информационным входам

40 триггеров блокировки сброса запроса прерывания, установочному входу счетчика циклов, первым входам первого и второго элементов И и первого элемента ИЛИ и первому входу третьего элемента И, второй вход которого соединен с выходом второго элемента

ИЛИ, первый и второй входы которого и второй вход второго элемента И образуют группу информационных входов

7 10 устройства для подключения к шине данных отлаживаемой ЭВМ, синхровходы триг.-еров сброса и запроса прерывания подключены к тактовому входу устройства для подключения к управляющей шине отлаживаемой 3ВМ, выход схемы сравнения соединен с вычитающим входом счетчика циклов, выход которого соединен с вторым входом первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий и четвертый входы которого .соединены соответственно с выходами второго и третьего элементов И, выход первого элемента

ИЛИ соединен с информационным входом триггера готовности, прямые выходы триггеров блокировки сброса, готовности и инверсный выход второго триггера запроса прерывания являются выходами устройства для подключения к управляющей шине отлаживаемой ЭВМ, прямой выход триггера готовности соединен с синхровходом первого тригге-. ра запроса прерывания, входы приема и блокировки блока ключей являются входами устройства для подключения к управляющей шине отлаживаемой 38M, выход блока ключей является выходом устройства для подключения к шине данных отлаживаемой ЭВМ, прямой выход первого триггера запроса прерывания является выходом устройства для подключения к управляющей шине отладочной ЗВМ, входы резрешения регистров адреса и состояний циклов и режима являются адресным входом устройства для подключения к адресной шине отладочной ЗВМ, четвертый информационный вход-выход регистра адреса и состояния является входом-выходом устройства для подключения к шине данных отладочной ЗВМ, информационный входвыход регистра циклов является входом-выходом устройства для подключения к шине данных отладочной ЗВМ, выход регистра байта состояния является выходом устройства для подключе— ния к шине данных отладочной ЭВМ, 12,14623?7

А15-А4

АЗ

А2 Аl АО

Р регистОперация!! устрой! 0 0 1

Чтение байта состояния ства

О О О О 3 Чтение П1У2

О О О 1 3 Чтение (АОА7) П1А2

О 0 1 О 3 Чтение (А8-A15) П!А2

О О 1 1 3 Назначение режима портов

Запись (An-А7) адреса останова

Запись (АЯ-A15) адреса останова

Запись числа циклов

О 1 О 0 6

1 6

О 1 О

О 1 1 О 6

О 1 1

1 6 Назначение режима портов

1 О 0 0 13 Чтение ДО-Д7 птины п1Д2

1 О О 1 13 Запись ДО-Д7 П1Д! на П1Д2

1 О 1 0 13 Установка режима отладки

О 1 . 1 13 Назначение режима портов

Примечание: Р устройства-позиционний код номеров выбранных устройств

1462337

Составитель И.Сафронова

Техред Л.Олийнык Корректор Л.Патай

Редактор Ю.Середа

Заказ 714/48 Тираж бб7 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

tl ст

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина,101