Микропрограммный процессор

 

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих микропрограммных процессоров с динамическим микропрограммированием. Цель изобретения - расширение области нрименения микропрограммного процессора за счет комплексирования его с другим ЭВМ. Ыкропрограммш 1й процессор содержит блоки 1 и 2 оперативной памяти, блок 3 микропрограммной памяти , коммутатор 4 микрокоманд, регистр 5 микрокоманд, коммутатор 6 данных, блок 7 формирования адреса микрокоманд , дешифратор 8 управляющих сигналов , арифметико-логический блок 9, регистр 10 команд и блок 11 управле . кия. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 1бР 4 G 06 F 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (2 t ) 4 1054 18/24-24 (22) 09.06.86 (46) 28 ° 02.89. Бюп. У 8 (72) Г.Б.Астахов, В.П.Галич, В.А.Иванов, В.В.Сыров и С.И.Труфанов (53) 681.325(088.8) (56) Патент США М 3859636, кл. G 06 F 15/00, 1974.

Авторское свидетельство СССР

В 1062712 ° кл. С 06 Р 15/00, 1983. (54) МИКРОПРОГРАММНЫЙ ПРОЦЕССОР (57) Изобретение относится к вычислительной технике и может быть использовано для построения быстродействую„,Я0„„1462339 А1 ших микропрограммных процессоров с динамическим микропрorраммированием.

Цель изобретения — расширение области нрименения микропрограммного процессора засчет комплексирования его с другим 3ВМ. Микропрограммный процессор содержит блоки 1 и 2 оперативной памяти, блок 3 микропрограммной памяти, коммутатор 4 микрокоманд, регистр

5 микрокоманд, коммутатор 6 данных, блок 7 формирования адреса микрокоманд, дешифратор 8 управлякщих сигналов, арифметико-логический блок 9, регистр 10 команд и блок 11 управлеа. ния. 4 ил.

1462339 г

Изобретение относится-к вычислительной технике и может быть использо. вано для построения быстродействующих микропрограммных процессоров с 5 динамическим микропрограммированием.

Целью изобретения является расширение области применения микропрограммного процессора за счет возможности комплексирования его с другими ЭВМ. 10

На фиг. 1 представлена схема предлагаемого микропрограммного процессо: ра, на фиг. 2 - схема блока управ ления, на фиг. 3 — схема блока опе ративной памяти; на фиг. 4 — схема коммутатора данных.

Микропрограммный процессор содер: жит (фиг. 1) блоки 1 и 2 оперативной, памяти, блок 3 микропрограммной па; мяти, коммутатор 4 микрокоманд, ре-. гистр 5 микрокоманд, коммутатор б дан ных, блок 7 формированйя адреса мик; рокоманд, дешифратор 8 управляющих

:. сигналов, арифметико-логический блок 9, регистр 10 команд и блок 11 управ25 ления. Блок 11 управления (фиг. 2) содержит коммутатор 12 адреса, эле.-. мент 13 задержки, коммутатор 14 уп-. . равляющих .сигналов, элементы И 15 и

16, триггер 17 и генератор 18 тактовых.импульсов, регистр 19 адреса, элемент ИЛИ 20, элемент ИСКЛК)ЧАЮЩЕЕ

ИЛИ 21 и дешифратор 2? адреса, элемент И 23, Елок 2 оперативной памяти содержит 35 накопитель 24 старшего слова и на копитель 25 младшего слова. Блок 2 содержит также коммутатор 26 адреса, первый 27, второй 28, третий 29,,четвертый 30 элементы И,. элемент НЕ. 31 40 элемент ИЛИ 32. Накопители 24 и 25 образуют накопитель 33.

На, фиг. 4 приведен пример схемы кбммутатора 6 данных, который содер жит элемент НЕ 34 и элемен" И 35 эле- 45 менты И 36-42 с трехстабильными выходами, элемент 43 НЕ.

Рассмотрим работу микропрограммного процессора, Он может работать в двух ..режимах — режиме обработки и режиме загрузки. Режим работы зада::ется содержимым регистра 10 команд, в который информация заносится по информанионному входу микропрограммного процессора под действием управляю 5 щего сигнала, поступающего с выхода

УВЧ блока 11 при подаче на его входы

АХ3, УХ4 и УХ5 соответственно адреса этого регистра, сигнала записи и сигнала обращения. В режиме загрузки соответствующий разряд регистра 10 по входу АХ6 Члока 11 переводит его в состояние, при котором запрещается прием и выполнение микрокоманд из блоков. 2 и 3 и разрешается обмен информации блоков 1 и 2 оперативной памяти через двунаправленный информа-. ционный вход И 4 коммутатора 6 по адресу на адресном входе микропрограммного процессора. При этом в блок

1 записываются данные, а в блок 2 микропрограммы, Запись в блок 1 -осуществляется следующим образом.

На входы АХЗ, УХ4 и УХ5 блока 11 поступают адрес, соответствующий пространству адресов блока 1, сигналы записи и обращения. В результате адрес подается на блок 1 с выхода. АВ1 . блока 11, а с выхода УВЗ - сигнал за.-. писи. Тем самым коммутатор 6 разрешает .передачу информации с информационного входа микропрограммного процессора на информационный вход блока

l и происходит запись информации.

Через интервал времени, необходимый для записи информации, блок 11 с свое.

ro выхода УВЧ передает сигнал конца операции на выход микропрограммного процессора. Аналогичным образом осуществляется считывание информации из блока 1. При этом в блок 1 и на .вход УХЗ коммутатора 6 поступает сигнал чтения, который разрешает передачу информации коммутатором б в обрат. ном направлении.

Отличие обращения к блоку 2 заключается в том, что адрес и сигналы чтения и записи поступают непосредственно с адресного и управляющего входов процессора соответственно на адресный АХ2 и управляющий УХ2 входы блока 2. При этом сигнал разрешения обращения к нему, определяемый значением кода адреса, вырабаты- вается блоком 11 и поступает на управляющий вход УХЗ блока2. Этот же сигнал, поступая на управляющий вход

УХ5 коммутатора 6, вместе с сигналами чтения или записи на управляющем входе УХ2 и значением младшего разряда адреса на управляющем входе УХ2 коммутатора 6 определяют его работ1 . Г с, Я эависимости от значения младшего разряда адреса коммутатор 6 коммутирует информационный вход микропрограмного процессора с входом старшего

Если сформированньп адрес является адресом блока 3, следуюшая микрокоманда поступает в регистр 5 иэ блока 3 через коммутатор 4 по одним его информационным входам. Если же обращение осуществляется к блоку 2, открываются другие информационные входы коммутатора 4. Управляющие сигналы дешифратора 8, поступающие на управляющий вход УХ1 блока !1 являются сигналами выдачи адреса, чтения, за-, писи и обращения к блоку 1 оперативной памяти по микрокоманде. При их наличии блок 11 принимает из блока 9 адрес и передает его совместно с сигналами чтения или записи через выходы

АВ! и УВЗ в блок 1. Коммутатор 6, управляемый при этом по управляющим входам УХЗ и УХ4, подключает двунаправленный информационньп вход блока

1 к выходу при чтении или информационному входу при записи блока 9.

В случае конфликтной ситуации при обращении к блоку со стороны микропрограммы по входам АХ2 и УХ1 блока !

1 и со стороны внешних входов микропрограммного процессора по входам

АХЗ, УХ4 и УХ5 блока 11 последний решает конфликтную ситуацию по принципу обслуживания первого поступившего запроса.

Рассмотрим работу блока 11 управления.

На первый вход генератора 18 поступает сигнал, определяющий режим работы микропрограммного процессора.

Если этот сигнал соответствует режиму загрузки, он останавливает по заверше" нию цикла работы генератор. 18, на его выходе пропадают тактирующие сигналы, которые разрешают считывание очередной микрокоманды в блоке 2, прием микрокоманды в регистр 5 и выработку соответствующих управляющих сигналов дешифратором 8, в том числе на входе

УХ1 блока 11. В результате при поступлении адреса с адресного входа микропрограммного процессора и сигнала обращения на дешифратор 22 последний на. одном из своих трех выходах вьпэабатывает сигнал, соответствующий разрешению обращения к регистру 10, блоку 2 или блоку 1. Сигнал приема кода в регистр 10 вырабатывается эле .. ментом 15 при наличии сигнала записи на управляющем входе УХ4 блока 11.

Сигнал обращения к блоку 2 вырабатывается элементом 16, который в ремиз 146233 или младшего слова блока 2, имеющего двойную разрядность, т.е. с его информационными входами И1 или И2.

В режиме обработки соответствующий5 разряд регистра 10 по входу АХ6 блока

11 переводит его в состояние, при котором разрешается выборка и выполнение микрокоманд иэ блоков 2 и 3 и запрещается обращение с входов микро-10 программного процессора к блоку 2, в котором находятся микропрограммы.

Обращение же к блоку 1, в котором хранятся данные, возможно. При переходе в режим обработки регистр 10 мо- 15 жет содаржить также информацию об адресе начального пуска микропрограммы, поступающей на соответствующий вход блока 7 формирования адреса микрокоманд. 20

В режиме обработки в текущий момент времени на регистр 5 поступает очередная микрокоманда. Ее разряды, соответствующие операционной части микрокоманды, подаются на вход дешиф- 25 ратора 8, который вырабатывает совокупность сигналов, управляющих работой блоков 7, 9 и 11, Блок 9 под воздействием управляющих сигналов от дешифратора 8 может осуществлять ариф- 30 метико-логическую операцию над одним или двумя операндами, находящимися в его внутренних регистрах или поступающих на его информационный вход через коммутатор 6 из блока 1 оперативной памяти. Результат операции может сохраняться во внутренних регистрах, выдаваться в качестве адреса блока 1 на вход АХ2 блока 11 или как информация для записи с его выхода íà 40 коммутатор 6, Блок 9 формирует также признаки результатов операции, поступающих с его выхода на соответствующий вход блока 7 формирования адреса микрокоманд. В блоке 7 под управле- 4g нием сигналов с дешифратора 8 формиру=. ется адрес следующей микрокоманды иэ адресной части разрядов регистра 5, поступающих на информационный вход блока 7, с учетом признаков ветвлений.5О поступающих из блока 9. При формировании начального адреса используется содержимое регистра 10. Блок 7 ана лизирует сформированный код адреса и вырабатывает управляющий сигнал, по ступающий на управляющий вход коммутатора 4 и управляющий вход УХ1 блока 2, разрешающий считывание иэ него микрокоманды.

1462339 ме обработки блокируется. Сигнал обращения к блоку 1 вырабатывается . триггером 17. При этом в режиме за- грузки он устанавливается в единицу

5 по первому и третьему входам по.принципу работы IK-триггера и в связи с . тем, что на втором входе элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 21 сигналы на управляющем входе УХ1 блока 11 отсутствуют. Единичное состояние триггера, 17 разрешает коммутацию адресного

:; входа микропрограммного процессора .

; коммутатором 12 на адресный вход блока 1 и управляющих сигналов чтения и записи с третьего и четвертого входа коммутатора 14 на управляющие входы блока 1 и коммутатора 6 ° Сиг. нал конца операции вырабатывается на . :выходе элемента 13 задержки через 20

: элемент 20, объединяющий сигналы об. ращения к регистру 10 и блокам 1 и 2„

Величина задержки определяется быст. родействием блоков 1 и 2, При переходе в режим обработки 25 генератор 18 по первому входу запус кается, на его выходе появляются тактовые сигналы, разрешающие выборку и выполнение микрокоманд. При обращении к блоку 1 по микрокомандам в регистр 19 принимается адрес по входу АХ2 блока 11 из блока 9 по соответствующему управляющему сигналу,.поступающему на управляющий вход регистра 19. Сигналы чтения и записи поступают соответственно на первый и второй входы. коммутатора 14, а сигнал обращения — на вторые входы элементов 21 и 23 и триггера 17. Если при этом отсутствует обращение к 40 блоку 1 со стороны внешних входов микропрограммного процессора, триггер 17 сбрасывается, и коммутаторы 12 и 14 подключают к адресному и управляющему входам блока 1 соответственно 4 адрес в регистре 19 и сигналы управления на первом и втором входах коммутатора 14. Если же сигнал обращения по микрокоманде приходит во время обращения к блоку 1 со стороны внешних входов микропрограммного процес сора, на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 21 имеется сигнал с дешифратора 22. В результате триггер 17 не перебрасывается и срабатывает элемент 23, подающий сигнал на втоi рой вход генератора 18. Генератор 18 приостанавливается, задерживая выполнение микрокоыанды на время, .по4 ка не снимется сигнал на первом входе элемента 21. После его снятия срабатывает элемент 21, триггер 17 сбрасывается, снимается сигнал на выходе элемента 23, и генератор 18 продолжает работать. Происходит чтение или запись в блок 1 по микрокоманде.

Если обращение по микрокоманде еще не завершено и приходит обращение со стороны внешних входов микропрограммного процессора, оно задерживается триггером 17 и элементом 21 до снятия сигнала на их вторых входах.

Блок 2 оперативной памяти (фиг.3) может работать в режиме чтения и записи данных н в режиме чтения микрокоманд, Первый режим соответствует режиму загрузки микропрограммного процессора. В этом случае коммутатор

26 пропускает на адресный вход нако- пителя 33 адрес с адресного входа микропрограммного процессора под действием управляющего сигнала обращения за данными, который разрешает также прохождение сигнала чтения через элементы 29 и 32 HR вход выборки накопителя 33 ° При чтении осуществляется считывание двойного слова из накопителей 24 и 25. При записи вырабатывается строб записи старшего

24 или младшего накопителей элементами 28 или 27 при наличии сигнала записи в зависимости от значения младшего разряда адреса на управляющем выходе коммутатора 26.

В режиме обработки коммутатор.. 26 подает на вход накопителя 33 адрес микрокоманды, а на вход выборки накопителя 33 передается сигнал с выхода элемента 30 через элемент 32 при наличии сигнала обращения за микрокомандой и тактового сигнала чтения микрокоманды на первом и втором входах элемента 30.

Коммутатор 6 данных (фиг, 4) коммутирует двойное слово блока 1 следующим образом.

При обращении за данными в блок

1 и наличии сигнала чтения в зависимости от значения младшего разряда адреса на входе и выходе элемента 43 открывается элемент 40 или 41, и на двунаправленный информационный вход микропрограммного процессора подается информации соответственно с первого или второго входов И 2 коммутатора 6. При записи информация подается как на первый И 1, так и на вто1462339 рой И 2 входы коммутатора 6 через элементы 36 и 37.

Информацию при обращении к блоку

1 коммутатор Ь коммутирует следую5 щим образом.

При обращении к блоку по микрокомандам, что определяется инверсным сигналом на входе. элемента 34, при чтении открывается элемент 35, 10 разрешающий передачу в блок 9, а при записи открывается элемент 39.

При обращении к внешним управляющим сигналам, что определяется прямым сигналом на входе элемента 34, при 15 чтении открывается элемент 42, а при записи — элемент 38.

Таким образом микропрограммный процессор обеспечивает выполнение следующих функций: во-первых, он может работать по микропрограммам, хранящимся в блоке постоянной микропрограммной памяти, во-вторых, он может исполнять динамически изменяемые микропрограммы, находящиеся в блоке оперативной памяти, реализуя принцип динамического микропрограммирования, в-третьих, он может осуществлять прием и передачу данных и микропрограмм в блоках оперативной паяти, используя внешние адресные, информационные и управляющие входы и выходы. Указанные функциональные возможности микропрограммного процессора позволяют эффективно его использовать,5 в качестве сопроцессора для выполнения специализированных функций при комплексировании с ЭВМ. Центральная

ЭВМ может при этом загружать данные и микропрограммы в соответствующие 40 . блоки оперативной памяти микропрограммного процессора, получать результаты обработки, приостанавливать процесс обработки и изменять алгоритм обработки, инициируя или загружая 45 новые микропрограммы.

Формула изобретения

Микропрограммный процессор, содер-50 жащий первый и второй блоки оперативной памяти, блок микропрограммной памяти, коммутатор микрокоманд, коммутатор данных, блок формирования адРеса микрокоманд, арифметико-логичес-55 кий блок, регистр команд, блок управления и дешифратор управляющих сигналов, первый, второй и третий выходы которого соединены соответственно с управляющим входом блока формирования адреса микрокоманд, с входом кода операции арифметико-логического блока и первым входом блока управления, адресный вход первого блока оперативной памяти соединен с первым выходом блока управления, выход поля адреса и выход поля местного управления регистра микрокоманд соединены соответственно с первым информационным входом блока формирования адреса микрокоманцы и информационным входом дешифратора управляющих сигналов, выход коммутатора микрокоманд соединен с информационным входом регистра микрокоманд, первый и второй информационные входы первой группы коммутатора микрокоманд соединены соответственно с выходами младших и старших разрядов блока микропрограммной памяти, первый информационный вход второй группы коммутатора микрокоманд соединен с первыми информационными входамивыходами второго блока оперативной памяти и коммутатора данных, второй информационный вход второй группы коммутатора микрокоманд соединен с вторыми информационными входами-выходами второго блока оперативной памяти и коммутатора данных, выход адреса бЛока формирования адреса микрокоманд соединен с входом адреса блока микропрограммной памяти и первым адресным входом второго блока оперативной памяти, выход идентификации источника микрокоманды блока формирования адреса микрокоманды соединен с управляющим входом коммутатора микрокоманд и входом чтения второго блока оперативной памяти, первый информационный выход арифметико-логического блока соединен с вторым информационным входом блока формирования адреса микрокоманд, выход регистра команд соединен с информационным входом блока формирования адреса микрокоманд и вторым входом блока управления, третий вход которого соединен с вторым информационным выходом арифметико-логического блока, третий инфорMBIIHoHHbIH вход-выход коммутатора данных соединен с информационным входомвыходом первого блока оперативной памяти, информационный выход коммутатора данных соединен с информационным входом арифметико-логического блока, отличающийся тем, что, с целью расширения области применения

1462339

10 за счет воэможности его комплексиро вания с другими ЗВИ, информационный вход-выход микропрограммного процессора соединен с информационным входом

5 регистра команд и четвертым информационным входом-выходом коммутатора данных, информационный вход микропрограммного процессора соединен с четвертым входом блока управления, Ip первым управляющим входом коммутатора данных и с вторым адресным входом второго блока оперативной памяти, вход признака ввода информации микропрограммного процессора соединен с 15 входом записи второго блока оперативной памяти с вторым управляющим входом коммутатора данных и пятым входом блока управления, вход признака вывода информации микропрограммного 20 процессора соединен с шестым входом блока управления, выход признака окончания операции микропрограммного процессора соединен с вторым выходом блока управления, пятый информационный выход коммутатора данных соединен с.третьим информационным выходом арифметико-логического блока, третий выход блока управления соединен с входом управления режимом первого ЗО блока оперативной памяти и третьим управляющим входом коммутатора данных, четвертый выход блока управления соединен с входом записи регистра команд, пятый выход блока управления соединен с четвертым управляющим входом коммутатора данных, шестой выход блока управления соединен с пятым управляющим входом коммутатора данных и первым входом выборки вто- 40 рого блока оперативной памяти, седьмой выход блока управления соединен со стробирующим входом шифратора управляющих сигналов, синхровходом регистра. микрокоманд и вторым входом вы- 4 борки второго блока оперативной памяти, причем блок управления содержит коммутатор адреса, первый, второй.и третий элементы И, триггер, элемент задержки, коммутатор управ- gp ляющих сигналов, генератор тактовых импульсов, регистр адреса, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, дешиф- ратор адреса, вход выборки которого . соединен с шестым входом блока управления, второй вход которого coe-: динен с входом запуска генератора и с первым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ и с пятым выходом блока управления, третий вход которого соединен с информационным входом регистра адреса, выход которого соединен с первым информационным входом коммутатора адреса, выход которого соединен с первым выходом блока управления, четвертый вход которого соединен с вторым информационным вхо- дом коммутатора адреса и информационным входом дешифратора адреса, первый и второй выходы которого соединены соответственно с вторым входом первого и первым входом второго элементов И, выход которого соединен с вторым входом элемента ИЛИ и четвертым вьрсодом блока управления, первый разряд первого входа которого соединен с входом записи регистра адреса, второй разряд первого входа блока управления соединен с первым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, первым информационным входом триггера и первым входом третьего элемента И, выход которого соединен с входом блокировки генератора тактовых импульсов, выход которого соединен с седьмым входом блока управления, остальные разряды первого входа которого соединены с первым информационным входом коммутатора управляющих сигналов, выход которого соединен с третьим выходом блока управления, пятый вход которого соединен с вторым входом коммутатора управляющих сигналов, причем младший разряд этого входа соединен с вторым входом второго элемента И, третий вы» ход дешифратора адреса соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ и вторым информационным входом триггера, выход которого соединен с управляющими входами коммутаторов адреса и управляющих сигналов, вторым входом третьего элемента И, шестым выходом блока управления и третьим входом элемента ИЙ4, выход которого соединен с входом элемента задержки, выход которого соединен с вторым выходом блока управления, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с синхро- входом триггера.

1462339

1462339

Составитель А.Афанасьев

Редактор Т.Парфенова Техред Л.Олийнык Корректор С.Церущ

Заказ 715/49 Тираж 667 Подписное

ВНЯИИК Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101