Контроллер измерительного преобразователя

 

Изобретение относится к автоматике и измерительной технике и может быть использовано в качестве корректирующего звена импульсных и цифровых нелинейных систем управления, а также в составе цифровых измерительных средств для восстановления сигналов частотно-импульсных датчиков при выполнении динамических измерений. Цель изобретения - повышение точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей. Для достижения цели в контроллер, содержапщй число-импульсный умножитель 2, первый блок 11 памяти , счетчик 4, регистры 6, 10, 13, блок 5 управления и фильтрации, дополнительно введены комбинационный сумматор 12, второй блок 3 памяти, ком гутатор 8, четвертый регистр 7, матричный умножитель 9 и формироваг-. тель 1 число-импульсного кода с feo- ответствующими связями. 8 ил. а сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1462357 А1 (ц 4 G 06 F 15/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Фие.!

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

4Q ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯМ

ПРИ ГКНТ СССР (21) 4188924/24-24 (22) 02. 02. 87 (46) 28.02 ° 89, Бюл. У 8 (71) Рязанский радиотехнический институт (72) P.М.Ганеев, Л.П.Коричнев, О.Е.Логинов, Г.А.Ухов и А,Г.Шевяков (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 1201847, кл. G 06 F 15/353, 1984.

Авторское свидетельство СССР

Ф 1241219, кл. G 06 F 1/02, 1984, (54) КОНТРОЛЛЕР ИЗМЕРИТЕЛЬНОГО ПРЕОБРАЗОВАТЕЛЯ (57) Изобретение относится к автоматике и измерительной технике и может быть использовано в качестве корректирующего звена импульсных и цифровых нелинейных систем управления, а также в составе цифровых измерительных средств для восстановления сигналов частотно-импульсных датчиков при выполнении динамических измерений. Цель изобретения — повышение точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей. Для достижения цели в контроллер, содержащий число-импульсный умножитель 2, первый блок 11 памяти, счетчик 4, регистры 6, 10, 13, блок 5 управления и фильтрации, дополнительно введены комбинационный

f сумматор 12, второй блок 3 памяти, C коммутатор 8, четвертый регистр 7, : ю матричный умножитель 9 и формирова-.. тель 1 число-импульсного кода с со- Ц ф ответствующими связями. В ил.

1462357

F "Я х о (3): (4) Хп= " Fe где х„

= ent — >

Изобретение относится к автомати- ке и измерительной технике и может бьшь использовано в качестве корректирующего звена импульсных и цифровых нелинейных систем управления, а также в составе цифровых измерительных средств для восстановления сигналов частотно-импульсных датчиков при выполнении динамических измерений.

Цель изобретения - повышение точ, ности восстановления сигналов с из:: .мерительного преобразователя за счет

,компенсации его статических и дина- 15 ! мических погрешностей.

На фиг. 1 представлена схема контроллера измерительного преобразователя; на фиг. 2 — алгоритм работы устройства; на фиг. 3 - схема 20 формирователя число-импульсного ко- да; на фиг. 4 — временные диаграммы формирования число-импульсного

:- кода Х„; на фиг. 5 - график, поясняющий функциональное преобразование 25 число-импульсного кода Х„;на фиг.б.структура число-импульсного умножителя, на фиг. 7 — схема блока управления и фильтрации, на фиг. 8 - ва риант программной реализации алго- 30 . ритма работы блока управления и фильтрации.

Контроллер измерительного преобразователя содержит формирователь 1 число-импульсного кода, число-им- 35 пульсиый умножитель 2, второй блок

3 памяти, счетчик 4, блок 5 управления и фильтрации, первый б и четвертый 7 регистры, коммутатор З,матрич« иый умножитель 9, второй регистр 40

10, первый блок 11 памяти, комбинационный сумматор 12 и третий регистр 13.

Число-импульсный формирователь 1 (фиг. 3) образуют четырехвходовый элемент ИЛИ 14, ге нератор 15 импульсов, первый триггер 16, элементы

И 17-19, второй триггер 20, первый счетчик 21, первая схема 22 сравнения, первый регистр 23, второй счет50 чик 24, вторая схема 25 сравнения, второй регистр 26, элемент И 27, элемент 2И-ИЛИ 28, элементы 29 и 30 задержки и элемент ИЛИ 31, 55

Число-импульсный умножитель 2 (фиг. 6) состоиг ив регистра 32 и сумматора 33.

Блок 5 (фнг. 7) содержит микропроцессор 34, коммутатор 35, регистр

36 и коммутаторы 37-40.

Контроллер измерительного преобразователя при обработке входного сигнала, представленного в виде частоты Р„ или периода „ следования импульсов, реализует соотношение нерекурсивного фильтра и

2ь - В „в (1) /*о приведенное к инду и

ВРп+: : К ) в (2)

Jà! где а„а „, Ю коэффициенты импульсной переходной характеристики, компенсирующей динамику измерительного преобразователя, Y „ = Е (Х, — дискретная функция,обратная статической нелинейности измеритель ного преобразователя.

Дискретное значение Х„, аргумента функции формируется в и-е моменты - времени в виде число-импульсного кода формирователем 1 число-импульсного кода: (при измерении входного сигнала как частоты) или (при измерении входного сигнала как периода) путем подсчета количества импульсов частоты F„ за образцовый интервал времени Т = в первом случае или количества импульсоВ образцовой частоты F c в периоде Т = i„ âî втором.

Число-импульсный код Х„„поступая на число-импульсные операционные блоки 2 и 4, преобразуется в. двоичный код 7„ по соотношению кусочнолинейной аппроксимации функции

f (Х„) з

14

3 Y . — приращения между узловыми !

-1 ординатами функции f (Х„) (фиг. 5), которые хранятся во втором блоке 3 памяти, 2 — шаг равномерной кусочнолинейной аппроксимации функции f (Х„) (фиг. 5) .

Одновременно с функциональным преобразованием (5) в течение интервала времени Т осуществляется вычиси леийе суммы S = g.Y „с помощью

h-J =1 блока 5. В результате к моменту окончания периода Т формируются значения Y è S которые через регистры 7 и .10 подаются соответственно на матричный умножитель 9 и комбинационный сумматор 12, где окончательно вычисляется результат (7)

Таким образом, в предлагаемом контроллере измерительного преобразователя за счет распараллеливания вычислений совмещены операции функционального преобразования частоты

F> в код Y „ = f (X ) и вычисления

H суммы X. g Y „ ., что позволяет, ис3 ь j ý пользуя комбинационные блоки для реализации (7), получить максимально возможное быстродействие при универсальности используемых вычислительных средств.

Контроллер измерительного преобразователя работает следующим обра» эом.

В исходном состоянии устройства в первый блок 11 памяти занесены через вход данных по адресам на входе адреса значения коэффициентов g <,В, значения кодОв образ° ° ° ф8 ф ° ° ° 1 рф цового интервала N С„, интервала дискретизации N i „и программа работы блока 5. Ячейки блока 11 памяти, ыделенные для хранения кодов Y в и и

Y,,,,..., Y „, установлены в 0

В регистр 10 занесено значение g

Во второй блок 3 памяти по адресам, фиксируемым в счетчике 4,занесены по .входу данных с выхода регистра 6 значения коэффициентов йУ„, ДУ

N „ и Du gu. .., du„, Напичи аличие вух типов коэффициентов dY и йи дв

f (х) обусловлено различием кривых при периодной и частотной обработке

62357

F Поэтому принято в режиме частотной обработки (3) считать 3Y . = !

= йУ ;, а при периодной обработке (4)

dY; = йи, . Адресное поле вьбора и 1 или йи определяется состоянием старшего разряда счетчика 4 (например 0 dY, 1 и u) . Регистр 6 служит для развязки входа данных второго блока памяти 3 с общей шиной данных Р контроллера.

Перед началом работы контроллера .счетчик 4, число-импульсный умножитель 2 обнулены, регистр 6 имеет высокоимпедансное состояние, старший разряд счетчика 4 установлен в соответствии с режимом (3) или (4). В блоке 1 формирования число-импульсного кода установлены в "0" триггеры

16 и 20, счетчики 21 и 24 и регистры 23 и 26, Установлен в "0" четвертый регистр 7.

По внешнему сигналу К осуществляется запуск блока 5, который управ25 ляет работой всего устройства и вычисляет значение S В соответствии с алгоритмом его работы (фиг. 2) в регистры 23 и 26 заносятся коды N о

N „сигналами Q, и Q соответстЗ0 венно. По сигналу Q< через элемент

ИЛИ 14 триггер 16 устанавливается в

"1", т.е. С, = 1. С- этого момента времени при состоянии разряда А =

= 0 регистра 23 начинает формировать", ся интервал времени „ схемой, сос-, ° тоящей из регистра 23, схемы 22 сравнения, элемента 29 задержки (,), счетчика 21, на вход которого поступает опорная частота F о че4 рез элемент И 18. Потенциалы С, 1, А о = 1 позволяют импульсам входной частоты F „ проходить через элемент 2И-ИЛИ 28 на его выход и да" лее на число-импульсный умножитель

45 2 и счетчик 4 ° В момент времени когда код в счетчике 21 достигнет значения кода в регистре 23, на выходе схемы сравнения формируется импульс Р, (фиг. 4а), который через элемент 29 задержки сбрасывает в

"0" счетчик 21 и триггер 16, прекра" щая формирование импульсов на выходе элемента 2И-ИЛИ 28 и запирая вход опорной частоты F на элементе

И 18.

Аналогично схемой, состоящей из регистра 26, схемы 25 сравнения, элемент 30 задержки, счетчика 24,, элемента И 19, открытого потенциа1462357 6 лом Во = 1, формируется интервал

0„» Гр . По окончании интервала д„ импульс P (фиг. 3) снова устанавливает триггер 16 в "1" через элемент HJIH 14 и определяет начало очередного интервала дискретизации.

При периодном измерении частоты в каждом интервале дискретизации (режим (4)) элемент И l8 заперт потенциалом А = 1, элемент И 17 отк рывается для сигнала. F„потенциала,ми С „ и А„. Первый же импульс час тоты F прохояит на счетный вход триггера 20 и по заднему фронту ус танавливает его потенциал С в "1", :который позволяет импульсам опорной .частоты F проходить через элемент . 2И-ИПИ 28 на ее выход. Следующий импульс частоты Fq проходит через элементы

:,И 17, ИЛИ 3 в качестве управляющего

:сигнала P„ и по заднему фронту ус: танавливает в "О" триггер 20„ запре;щая прохождение опорной частоты F на выход элемента.2И-ИЛИ 28, Триггер

20, в свою очередь, через элемент

ИЛИ. 14 сбрасывает триггер 16. Описанные процессы получения число-имФ l . пульсного кода Х „ поясняются временными диаграммами на фиг. 4а, б .

В процессе формирования число-импульсный код Х„ поступает с выхода формирователя 1 число-импульсного кода на число-импульсный умножитель

; 2 и счетчик 4, где происходят следующие действия.

В число-импульсном умножителе 2, построенном на основе накапливающе- . го сумматора (регистр 32 и комбинационный сумматор 33), каждым импульсом кода Х„прибавляется к предыдущему значению регистра 32 величина

AY /2 (деление íà m осуществлено

3 путем подачи AÓ на сумматор 33 со сдвигом на ш разрядов вправо),определяющее единичное приращение функции f (Х„) на каждом i-м участке аппроксимации ° Переход от участка к участку и адресация значений У; которые выбираются из второго блока

3 памяти, осуществляется с помощью счетчика 4. Первые его m младших разрядов определяют длину участка аппроксимации и используются как делитель частоты на 2, реализующий со отношение (6), а следующие разряды являются адресом i и подаются на адресный вход второго блока 3 памя ти. Таким образом, при поступлении

55 импульсов Х„на блоки 2 и 4 в регистре 31 происходит развертывание функции f (Х„) от 0 до Х„(фиг. 5) за интервал времени Т.. По окончании

Т двоичный код Y èý регистра 32 число-импульсного умножителя 2 переписывается в четвертый регистр 7 импульсом P

В том же интервале времени Т после установки регистров 23 и 26 одновременно с преобразованием F» в Y „ блоком 5 выполняются пересылки кодов и арифметические операции, показанные на блок-схеме алгоритма (фиг.2).

Сначала осуществляется запись кода

У „, (это результат функционально-. го преобразования F „в Y „, дьщущем n — 1-м такте дискретизации) четвертого регистра 7 через коммутатор 8 в первый блок 11 памяти в ячейку YO. Затем вычисляется значение S „ (фиг. 2а), которое передается импульсом Яз в третий регистр 13. Далее блок 5 осуществляет перемещение в массиве Y(i) кодов

Y„,, Y„<, ..., Y n н (фиг. 2б); хранящихся в первом блоке 11 памяти, обеспечивая подготовку к расчету

S. в следующем такте n + 1. После этого блок 5 переходит в ожидание импульса дискретизации Pj, по которому сбрасывается в "0" регистр 32 число-импульсного умножителя 2,счетчик 4, а через второй коммутатор 35 (фиг. 7) формируется вектор прерывания блока 5. Вектор передает управление на повторение алгоритма (фнг. 2) °

Один из вариантов реализации алгоритма работы блока 5 на языке "ассемблер" приведен на фиг. 8.

Матричный умножитель 8, нспользуемый в устройстве, представляет собой ПЗУ емкостью 2 слов, где

N1+ 1 И 2

mi — разрядность кода У, m2 - разрядность кода g

На фиг. 7 приведен вариант пост-, :роения блока 5 на основе микропроцессора 34 серии 1801, где для разделения общей шины данных 0 и адресной шины А использован вспомогательный регистр 36, в который запись адреса осуществляется по сигналу

SYNC. Управляющие сигналы Q „Q

R запуска микропроцессора 34. На вход прерывакия IRQO подается сигнал Р . Адрес вектора для коммутатора 35 задается путем заземления соответствующих входов. При отсутствии сигнала Р коммутатор 35 находится в высокоимпедансном состоянии.

Формула изобретения

Контроллер измерительного преобразователя, содержа=дй число-импульсный умножитель, первый блок памяти, счетчик, три регистра, вычислительный блок управления и фильтрации, установочный вход которого соединен с установочным входом контроллера, информационный вход и выход блока управления и фильтрации соединены с информациокными входами и выходами контроллера и первого блока памяти соответственно, адресный вход которого соединен с адресными входами контроллера и блока управления и фильтрации, первый управляющий выход которого соединен с входом записи третьего регистра, информационный вход которого соединен с информационными входами первого и второго регистров и информационным входом контроллера, информационный выход первого регистра соединен с входом первого множимого число-импульсного умножителя, второй управляющий выход блока управления и фильтрации соединен с входом записи-считывания первого блока памяти, вход начальной загрузки которого соединен с одноименным входом контроллера, о т— л и ч а ю шийся тем, что, с целью повышения точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей, в него введены комбинационный сумматор, второй блок памяти, коммутатор, четвертый регистр, матричный умкожитель и формирователь число-импульсного кода, информационный выход которого соединен с входом

62357

10 l5

50 второго множимого число-импульсного умножителя и счетным входом счетчика, информационный выход которого соединен с адресным входом второго блока памяти, информационный выход которого соединен с входом первого множимого число-импульсного умножителя, информационный выход которого соединен с информационным входом четвертого регистра, выход которого соединен с входом первого множимого матричного умножителя и информационным входом коммутатора, выход которого соединен с информационным выходом устройства, информационный вход которого соединен с входом начальной установки формирователя число-импульсного кода, первый управляющий выход которого соединен с входом записи четвертого регистра, второй управляющий выход формирователя число-импульсного кода соединен с входом сброса счетчика, числоимпульсного умножителя и входом останова блока управления и фильтрации, третий управляющий выход кото,рого соединен с первым управляющим входом формирователя число-импульсного кода, третий управляющий выход которого соединен с тактовым входом блока управления и фильтрации, четвертый управляющий выход которого соединен с вторым управляющим входом формирователя число-импульсногo кода, информационный вход которого соединен с измерительным входом контроллера, информационный вход счетчика соединен с адресным входом коктроллера, выход первого регистра соединен с информационным входом второго блока памяти, выход второго регистра соединен с входом второго множимого матричного умножителя, выход которого соединен с входом первого слагаемого комбинационного сумматора, выход которого соединен с выходом результата контроллера, пятый управляющий выход вычислительного блока соединен с управляющим входом коммутатора, выход третьего регистра соединен с входом второго слагаемого комбинационного сумматора.

1462357 р

1462357 0

1 1

FX

1462357

ADPfY

СОЭ(таОиЕ9 ИАСРО ROD.ОО

4 015777

6 052777

6 Df4777

OfO777

9 ОО1ООО

9 oaroof

50 . 005004

55 OO1Ot4

12 001016

53 oofo3a

54

53 ОООООО 016767

16 000006 016767

f7 000014 016767

59 OOOOtf 003002

f9 ОООО24 912700

tÎ 0ООО10 0ft70f

25 ОООО!4 01ZDDS

ff 000936 070И1

23 000040 060302

f4 090042 022700

23 000046 193372

f6 000090 055267

f7 000034 052700

fd 000060 052703

29 000064 014340

30 000066 0227033f O0007Z 103374

32 900074 000001

33 000076 000746

34900100 000002 .

33

36

37

39 000!06.

9001!4

Я

40 000222

61"

42

43 000000

ЕЛЛОЯЗ ЛЕТЕСТИ5: О

PAGE 1

III(2 (0 557 РО(529

ASECT

DmPPoD

И&23 !5777 дпок

9626 12777 nanttttt

Stf

312

S13

9613 =16777

RGDD=1D777 то-foao

ТН 1002

ТО=5004

У4 1014

YS 1016

655- 1030!

023

ОН771 START tfDY ТОМОН ИИО

О!!763 HDV ТЭ(;Л626

000762 LOOP- HDY RGDD,YD (И Rt

H0V ttYO,RO

tt OV О & М, R1

6ОИ: ИЭЧ (ЯО);93

HOt (Rt)>,RS

lPP Rt,t(t

CHJ ИТЭ,RO YÎ

DRIS SUH

HoV (225,9613

HOY ВТ3,90

HOV ВЧ6,93

9EH: Н0У -(НЦ-(Rof

CHP ftYO 23

DHIS 221! &

wA1 T

000774

0tO7S7

Лдрес

ff0

oafDD4

oat o1o

0О1056

f006

5006

014723

001016

995014

10 f4

f0f9

0DfD04

И EDDP ffDPDS(I на DTI воок

HattRHt (С и4+СС

OOOO! 2 НОЛ3 6,0,52,0

000102

000506

000006 оаоооо

000222

000100 900209

O0060t

120 и

ЭООЦ IN, 209

=300 СС

EffP 97697 а) Фив.О

Составитель А.Богословских

Техред Л.Олийнык Корректор Э.Лончакова

Редактор А.Огар

Заказ 715/49 Тираж 667 Подпис.ное

ВНЯИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-Э5, Раушская наб., д. 4/5

0 иэводственно-издательски252 комбинат "Патент", г. Ужгород, ул. Гагарина,101

PoèýÂ0Äñ