Устройство для классификации нестационарных случайных процессов
Изобретение относится к специализированным устройствам вычислительной техники и может быть использовано для двухальтернативной-классификации нестационарных случайных процессов . Цель изобретения - повышение достоверности классификации. Устройство осзществляет вычисление разделяклцей функции на основании оценок многомерных маргинальных функций
союз советсних
СОЦИАЛИСТ ИЧЕСНИХ
РЕСПУЬЛИН (51)4 G 06 F 15 36
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
4:ь
С5
Ю фЭ
СЛ
И
57
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОЬРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (21) 4291904/24-24 (22) 03.07.87 (46) 28.02.89. Бюл, № 8 (71) Московский инженерно-физический институт (72) Д.К.Черньнпев (53) 681.3 (088,8) (56) Авторское свидетельство СССР
¹ 830399, кл, G 06 F 15/36, 1979.
Авторское свидетельство. СССР
¹ 888133, кл. G 06 F 15/36, 1980.
Авторское свидетельство СССР №- 1267435, кл. G 06 F 15/36, 1985, „„Я0„„3462358 A 1 (54) УСТРОЙСТВО ДЛЯ КЛАССИФИКАЦИИ
НЕСТАЦИОНАРНЫХ СЛУЧАЙНЫХ ПРОЦЕССОВ (57) Изобретение относится к специализированным устройствам вычислительной техники и может быть использовано для двухальтернативной классификации нестационарных случайных процессов. Цель изобретения — повьппение достоверности классификации. Устройство осуществляет вычисление разделяющей функции на основании оценок
;иогомерных маргинальных функций
1462358 (1)
30 плотности вероятности случайных процессов первого и второго классов, I прошедших предварительное преобразование. Устройство содержит генератор 1 тактовых импульсов, два триг гера 2 и 3, шесть элементов задержки
4, 5, 6, 44, 45, 46, четыре регистра, два элемента ИЛИ 10, 11 накапливаю1
Изобретение относится к специали эированным устройствам вычислительной техники и может быть использовано дея реализации процедуры двухальтерйативной классификации нестационарных 5 случайных процессов.
Цель изобретения — повышение доСтоверности классификации.
Принцип функционирования усуройства основан на процедуре вычисления разделяющей функции )1, которая строится на :основании оценок многомерных маргинальных функций плотности вероятности случайных процессов. первого и второго классов
9 У1в " .еы ю 1 % а 1 йрошедших предварительно преобразование следующего вида: каждая точка процесса, очищенного с помощью вы20 сокочастотного фильтра от нестационарной,составляющей:
Х, = Х(ДЕп), n = 1, N, преобразуется в последовательность из .d чисел Y ., j = (n-l)d, пй-l, следующим образом:
Y = 1 при j-(и-1)d-1 < Хп;
= О, при j-(n-l)d-.l Xn, при этом предполагается, что значения Х„ лежат в диапазоне 0
Разделяющая функция строится следующим образом:
d (к-,ф)-1 л
>(Yi z Yj (a ° ° ад .1 > 4 )
h =--Л log
j=o (У Y + д в ° ° t Yjygd)
Ф "l y (2) 40
Решение о принадлежности наблюдаемой реализации Х„, и = 1, N, щий сумматор, шесть элементов И 1318, фильтр высокой частоты,- два коммутатора, два блока памяти, четыре элемента сравнения, элемент НЕ 24, пять счетчиков,, анало ro-цифровой преобразователь, группу регистров, группу счетчиков,. группу триггеров, группу 43 элементов И. 4 ил.
2 к первому классу принимается при
i\ I.>, решение о принадлежности к второму классу - в случае 3(I,, где — фиксированный порог. 1
Для квазипериодических процессов первого и второго классов i 1,2, величины Р1(Y, Yj,,, . °, Y>-„щ,1 )
3 в общем случае различны, что является условием, обеспечивающим возможность построения разделяющей функ" ции в виде (2).
На фиг. l и 2 изображена структурная схема устройства; на фиг.3— структурная схема первого коммута" тора, на фиг.4 - структурная схема второго коммутатора.
Устройство (фиг.l и 2) содержит генератор I тактовых импульсов, первый 2 и второй 3 триггеры, первый
4, второй 5 и пятый 6 элементы за» держки, первый 7, второй 8 и третий
9 регистры, первый 10 и второй 11 элементы ИЛИ, накапливающий сумматор
12, первый 13, шестой 14, третий
15, четвертый.16, пятый 17 и второй
l8 элементы И, фильтр 19 высокой частоты, первый коммутатор 20, пер" вый блок 21:памяти, первый 22 и второй 23 элементы сравнения, элемент НЕ 24, первый 25 счетчик, инфор» мационный вход 26 устройства, вход
27 задания порога устройства, вход .
28 разрешения записи порога устройства, вход 29 разрешения записи первого регистра, аналого-цифровой преобразователь (АЦП) 30, четвертый
31 регистр, группа 32 регистров, четверый 33 и третий 34 элементы сравнения, второй блок 35 памяти, второй 36, третий 37, пятый 38 и четвертый 39 счетчики, группа 40 счетчиков, второй коммутатор и груп5
40
50
3 146 па 42 триггеров, группа 43 элементов
И„ шестой 44, третий 45 и четвертый
46 элементы задержки, вход 47 разрешения =-аписи параметров разделяющей функции, вход 48 разрешения записи границы цикла обработки, вход 49 разрешения записи границы цикла записи, вход 50 задания границы цикла записи, вход 51. задания границы цикла обработки, вход 52 запуска устройства, вход 53 инициализации записи параметров, вход 54 задания параметров разделяющей функции, позициями
55-64 обозначены связи между блоками устройства.
Первый коммутатор (фиг.3) включает дешифратор 65, группу 66 элементов И и элемент ИЛИ 67, Второй коммутатор (фиг.4) выполнен в виде дешифратора 68 и группы
69 элементов И.
Устройство работает следующим образом.
Перед началом работы триггер 2 . устанавливается в "0" по отрицательному, Фронту импульса, поступающего на вход 53 инициализации записи параметров устройства, элемент И 13 закрывает выход тактового генератрра
1, на тактовый вход АЦП 30 не по-,— ступают управляющие импульсы, входы записи параллельного кода регистров
7-9, и группы регистров 32 открыты, на вход 27 задания порога устройства подается код числа 1,, на входы 54< за дания параметров разделяющей фунхции устройства подаются коды чисел ild
1, r на вход 50 задания границы цикла записи устройства нодается код числа N, на вход 51 задания границы цикла обработки устройства код числа (N-rl)d „ соответственно на входы
28, 47;, i=.I,r, 49 и 48 разрешения записи устройства подаются управляющие импульсы и производится запись. кодов в регистры (входы 28, 47;, 1,r 49 и 48 разрешения записи разделены для того, чтобы обеспечить воэможность записи кодов в регистры через общую информационную шину}.
Полный цикл работы устройства состоит из цикла записи и цикла обработки.
Полный:..цикл работы устройства начинается с приходом управляющего импульса на вход 52 запуска устройства.
Этот импульс отрицательным фронтом устанавливает триггер 2 в "l управляющие входы записи параллельного
2358 4 кода регистров 7-9 и группы 32 регистров закрыты, счетчик 25 устанавливается в "1" (т.е. íà его выходе параллельного кода устанавливается максимальная кодовая комбинация, равная d-)), на выходе переполнения !! !! счетчика 2 5 ус тан авлив ает ся 1 счетчик 3 7 сбрасывается в " 0 ", н а выходе элемента 3 3 сравнения ус т анавлив ае тс я " 1 ", триггер 3 ус т анавлив ае тся в I, I, устанавливается н а входе записи- считывания второго блока 35 памя ти . Устройство записыв ает информацию, поступающую на информационный вход 26 устройства, счетчик 38 сбрасывается . в " 0 ", н а выходе элемента 2 3 сравнения ус т ан авлив ает ся " 1 ", . счетчик 39 ус т анавливается в "0 !, кодовая комбинация, соответствующая числу ноль, с е го разрядного выхода поступает на управлякщий вход первого коммутатора 20, при этом разрядный выход счетчика
36 коммутируе т ся с адресным входом в торо го блока 3 5 памяти до конца цикла записи, так к ак на протяжении всего этого цикла триггер 3 инверсным выходом з акрыь ае г счетный вход счетчика 3 9, счетчик 36 устанавливается в "1", накапливающий сумматор сбрасывается в "0", íà его тактовом входе устанавливается "I" до конца цикла записи, до конца цикла записи сумЗ5 матор не воспринимает поступающую на его вход информацию и остается в "0" выход генератора 1 тактовых импульсов открывается прямым выходом триггера 2. Тактовые импульсы начинают поступать на счетный вход счетчика 25 через. элемент 4 задержки, который- служит для того, чтобы тактовый импульс не успел поступить на счетный вход счетчика 25 раньше, !! !! чем последний установится в 1 в момент запуска устройства. По отрицательному фронту первого тактового импульса счетчики 25 и 36 сбрасываются в "0", по отрицательному фронту сигнала с выхода переполнения счетчи ка 25 счетчик 37 прибавляют единицу, тактируется АЦП 30, через время запаздывания, необходимое для срабатывания АЦП, определяемое элементом
45 задержки, происходит запись парал.лельного кода числа Х в регистр 31, ! ход числа Х„подается.на первый вход элемента 34 сравнения, код числа
j = 0 подается на второй вход элемен62358 6
10
5 14 та 34 „на выходе элемента 34 сравнения через время, необходимое для ега срабатывания, появляется. 1«атенциал, соответствующий числу У» пасде ! э та го тактовый импуль с, прошедший элементы 5 и 6 задержки, поступает на вход выборки второго блока 35 па . мяти, происходит запись числа Уо по, нулевому адресу блока 35 памяти.
: Аналогично происходит запись всего массива У, j = 0 Nd — I в блок 35
; памяти п6 адресам, равным значению
: ;величины j. При этом каждый .пойный ; цикл работы счетчика 25 (ат 0 до
: d - 1) соответствует записи в блок
: 35 памяти массива У, j d(n-I)-1, nd-1, где и соответствует номеру отсчета случайного процесса Х, полученного на выходе АЦП 30, кад, соответствующий.,числу п, находится.на, счетчике 37, Таким образом, цикл запись заканчивается после прихода
: Nd-го тактового импульса генератора (Nd+1)-й импульс генератора I является первым импульсом цикла об- работки,. Па отрицательному фронту первого тактового импульса цикла обработки счетчик 25 сбрасывается в
"0", па отрицательному фронту сигнала переполнения счетчика 25, поступающего на счетный вход счетчика 37, счетчик 37 устанавливает код числа
N + 1 на втором. входе элемента 33 сравнения, при этом потенциал на выходе элемента 33 сравнения сбрасывается в "0, устанавливая отрицательным фронтам триггер 3 в 0". Устройство не воспринимает поступающую на ега вход 26 информацию. На входе записи-считывания блока 35 памяти устанавливается нулевой по тенциал „по о« рицательному фронту сигнала 56 счетчик 36 устанавливается в "0", в счетчики 40,. происходит запись кодов чисел ild из регистров 32, 1, r. Счетчик 39 остается в
"0",. так как элемент И 14 открывает- ся триггером 3 позже прихода отрицательного фронта (Nd+1)-го тактового импульса на второй вход элемента И
14, на выход 64 тактовый..импульс также не успевает поступить, проходя через элемент 5 задержки, до лереключейия.в "0" триггера 3, таким образом, кодовые комбинации, установленные отрицательным франтом сигнала с выхода 56 на счетчиках 36 и 40, сохраняются, На управляющие входь
ЭО
45 коммутаторов 20 и 41 с выхода параллельного кода счетчика 39 поступает кодовая комбинация, соответствующая числу ноль, выход параллельного кода счетчика 36 остается закоммутированным с адресным входом блока 35 памяти, с приходом тактового импульса на вход 58 на информационном выходе блока 35 памяти через время выборки
«появляется код числа. У, через время задержки элемента 44, большее времени выборки блока 35 памяти, тактовый импульс поступает на информационный вход коммутатора 41 и через коммутатор передается на тактовый вход триггера 42, после чего в триггер 42, записывается код числа У, После прихода i-го тактового импульса цикла обработка, i -" 1„ r+1 на счетчике 39 устанавливается кодовая комбинация i-1, при этом ацресный вход блока 35. памяти коммутируется со счетчиком 40;,, а информация из блока 35 памяти — код числа У,<,. „- передается в триггер 421, Таким образом, после прихода (г+1)-ro тактового импульса цикла обработки в триггерах
42;, i .1, r, будут записаны коды чисел У„, У1,..., У,„, кодовая комбинация У,, У „,..., Ууа с выхода группы 42 триггеров .поступает на адресный вход блока 21 памяти в котором хранятся коды оценок л
Р,(у у.ег,... у. "е«).
log з- -- — --- - — - - — -- ° (У)ф It)e«> e e e e P+Jeffd ) после чего код соответствующей оценки с выхода блока 21 памяти поступает на информационный вход накапливающего сумматора 12, после установки счетчика 39 в максимальную кодовую комбинацию (r) сигнал на его выходе переполнения устанавливается в 1", его положительный фронт после кодовой комбинации сценки на выходе
|блока 21 памяти через элемент 46 saдержки и элемент НЕ 24..тактирует накапливающий сумматор, а также поступает на счетный вход счетчика 39.
После прихода ()(г+1)+1)-го тактавого импульса цикла обработки по отрицательному фронту сигнала переполнения счетчика 39, прошедшего через элемент ИЛИ II к содержимому счетчика 36 и 40 прибавлена единица, После прихода c (j (r+1 +1)-го па ((r+1) ()+1) )-й импульс цикла. обработки на вход накапливающего сумматора поступает..код оценки
7 14623 л
Р У У ы ... У е е
log д.(У У -ед ... У1 ре )
15
Формула изобретения 25 неов, мпульЗО нта сть тоти, памямент
Устройство для классификации стационарных случайных процесс содержащее генератор тактовых и сов, два триггера, три элемента держки, три регистра, два элеме
ИЛИ, накапливакеций сумматор, ше элементов И, фильтр высокой час первый коммутатор, первый блок ти, два элемента сравнения, эле
НЕ и первый счетчик, причем вход фильтра высокой частоты является информационным входом устройства, выход генератора тактовых импульсов соединен с первым входом первого эле- 40 мента И, второй вход которого подключен к прямому выходу первого триггера, выход первого элемента И через первый элемент задержки соединен с входом Второго элемента задержки и - 4 со счетным входом первого счетчика,. выход второго элемента задержки подключен к первому входу второго эле. мента И, инверсный выход первого триггера соединен с первыми входами тре- 5 тьего, четвертого и пятого элементов
И, второй вход третьего элемента И является входом разрешения записи порога устройства, выход третьего элемента И соединен с входом разрешения записи первого регистра, информационный вход которого является. входом задания порога устройства, а выход подключен к первому информаци3 = 0,(N - rl)d
Увеличение содержимого счетчика
38 на единицу соответствует очередной операции сложения на сумматоре
12, таким образом, отрицательный фронт сигнала, устанавливающий на счетчике 38 комбинацию d(N — т1), соответствует последней операции сложения в сумме (2). После установки счетчика 38 в кодовую комбинацию, соответствукецую d (N-rl), потенциал не выходе схемы 23 сравнения становится равным "0", его отрицательным фронтом триггер 2 устанавливается в
"0" и через время, достаточное для срабатывания сумматора и схемы 22 сравнения, на выходе 59 устройства будет находиться код класса процесса (Π— первый класс; 1 — второй класс). онному входу первого элемента сравнения, выход четвертого элемента И соединен с входом разрешения записи второго регистра, выход которого подключен х первому информационному входу второго элемента сравнения, выход которого соединен с первым входом первого элемента ИЛИ, выход пятого элемента И соединен с входом разрешения записи третьего регистра, выход первого блока памяти соединен с информационным входом накапливаницего сумматора, выход которого подключен к второму информационному входу первого элемента сравнения, о т л и— чающее с я тем, что, с целью
,повышения достоверности классификации, в него введены аналого-цифровой преобразователь, четвертый регистр, группа из r регистров (r — количество параметров разделяющей функции), третий и четверл.ый элементы сравне- . ния, второй блок памяти, четыре ,счетчика, группа из r счетчиков, второй коммутатор, группа из r+1 триггеров, группа из r элементов H и три элемента задержки, причем входы элементов И группы являются входами разрешения записи параметров разделяющей функции устройства, второй вход четвертого элемента И является входом разрешения записи границы цикла отработки устройства, вторбй вход пятого элемента И является вхо" дом разрешения записи границы цикла записи устройства, информационный вход второго регистра является входом задания границы цикла обработки устройства, информационный вход третьего регистра является входом задания границы цикла записи устрой-. ства, установочные входы первого триггера, первого и второго счетчиков, входы сброса третьего, четвертого и пятого счетчиков и накапливающего сумматора являются входом запуска устройства, второй вход первого элемента ИЛИ является входом ини.". циализации записи параметров устройства, прямой выход второго триггера подключен к второму входу второго элемента И, инверсный выход второго триггера подключен к входу сброса второго счетчика, к входам записи счетчиков группы, к входу записисчитывания второго блока памяти, информационные входы регистров группы являются входами задания парамет1462358
10 ров разделяющей функции устройства, выход первого элемента сравнения является выходом устройства, выходы элементов И группы соединены соответственно с входами разрешения записи регистров группы, выход переполнения первого счетчика подключен к тактовому входу. аналого-цифрового преобразователя, к счетному входу третьего счетчика и к входу третьего элемента задержки, выход которого соединен с входом разрешения записи
;четвертого регистра,. разрядный выход первого счетчика соединен с первым информационным входом третье,го элемента сравнения, выход фильтра высокой частоты соединен с информационным входом аналого-цифрового
:преобразователя, выход которого подключен к информационному входу чет:вертого регистра, выход которого .соединен с вторым информационным входом третьего элемента сравнения, выход которого соединен с информационным входом второго блока памяти, адресный вход которого подключен к выходу первого коммутатора, выход первого элемента ИЛИ соединен с входом сброса первого триггера, инверсный выход которого соединен с вторыми входами элементов И группы, выход третьего регистра подключен к первому информационному входу четвертого элемента сравнения, второй информационный вход которого соединен с разрядным выходом третьего счетчика, выход четвертого элемента сравнения соединен с входом сброса второго триггера, инверсный выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с выходом первого элемента задержки, а выход — co c÷åòiï.м входом четвертого счетчика, выход переполнения которого подключен к первому входу
5 второго элемента ИЛИ и через последовательно соединенные четвертый элемент задержки и элемент HF. к тактовому входу накапливающего сумматора и к счетному входу пятого счетчика, 10 разрядный выход которого соединен с вторым информационным входом второго элемента сравнения, выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выход
15 которого соединен со счетным входом второго счетчика. и со счетными.входами счетчиков группы счетчиков, разрядные входы которых соединены соответственно с выходамИ регистров
20 группы, первый информационный вход первого коммутатора соединен с..разрядным выходом второго счетчика, (i+I)-й информационный вход первого коммутатора соединен с разрядным
25 выходом i-го счетчика группы, управляющие входы первого и второго коммутаторов соединены с разрядным вы-. ходом четвертого счетчика, выход второго элемента задержки подключен
30 к входу пятого элемента задержки, выход. которого соединен с входом выборки второго блока памяти и с входом шестого элемента задержки, выход котороro соединен с информационным
35 входом второ го коммутатора, 1.-й вы ход второго коммутатора соединен с тактовым входом i"ãî триггера группы, прямой выход i-ro триггера группы соединен с -м разрядным адресным
40 входом первого блока памяти, выход второго блока памяти соецинен с информационными входами триггеров группы ь
1462358 ео
ЗМ
Ф0г
Яг
Див. T фиг.З
Составитель Е.Куртин
Редактор А,Orap Техред JI.Cåðäþêîâà Корректор Л.Пилипенко
Заказ 716/50 Тираж 667 Подписное
ВНКИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101
