Последовательно-параллельный аналого-цифровой преобразователь

 

Изобретение относится к измерительной технике, может быть использовано в информационно-измерительных . системах, гибридных вычислительных х комплексах, системах автоматики, регулирования и контроля.и позволяет повысить точность преобразования. Это достигается тем, что в преобразователь , содержащий га-разрядный аналого-цифровой преобразователь 2, операционный усилитель 1, блок 3 управления, цифроаналоговый преобразователь 7, введены источник 4 опорного напряжения, блок 5 двухпозиционных переключателей, равноплечий делитель 6 напряжения, счетчик 11, дешифратор 12, элемент 10 задержки, инвертор 9, умножающий цифроаналоговый преобразователь 8, а цифроаналоговый преобразователь 7 выполнен в виде секционированного умножанадего цифроаналогового преобразователя. 3 з.п. ф-лы, 2 ил. а б С/) Ф(/|. I

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 Н 03 М 1/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4183710/24-24

{22) 19.01.87 (46) 28.02.89. Бюл. № 8 (71) Таганрогский радиотехнический институт им. В;Jl,.Êàëìèêîâà (72) Б.М.Строцкий и Т.И.Федорова (53) 681.325 (088.8) (56) Шило В.П. Линейные интегральные схемы в радиоэлектронной аппаратуре.

М.: Советское радио, 1979, с. 348, Бахтияров Г.Jl,. Аналого-цифровые преобразователи. М.: Советское радио, 1980, с. 204, рис. 7.28 (прототип). (54) ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛЕЛЪНЫИ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной технике, может быть исполь зовано в информационно-измерительных системах, гибридных вычислительных и

„„SU„„1462475 A 1 комплексах, системах автоматики, регулирования и контроля.и позволяет повысить точность преобразования.

Это достигается тем, что в преобразователь, содержащий пг.разрядный аналого-цифровой преобразователь 2, операционный усилитель 1, блок 3 управления, цифроаналоговый преобразователь 7, введены источник 4 опорного напряжения, блок 5 двухпозиционных переключателей, равноппечий делитель 6 напряжения, счетчик ll дешифратор 12, элемент 10 задержки, инвертор 9, умножающий цифроаналоговый преобразователь 8, а цифроаналоговый преобразователь 7 выполнен в виде секционированного умножающего цифроаналогового преобразователя.

3 з ° п. ф-лы, 2 ил.

1462475

Изобретение относится к иэмери, елькой технике и может быть использовано в информационно-измерительных системах, гибридных вычислительных комплексах, системах автоматики, регулирования и контроля.

Цель изобретения — повышение точности преобразования, На Фиг.1 приведена функциональная схема преобразователя; на фиг.2— функциональная схема блока управления.

Преобразователь содержит операци:онньй усилитель 1, m-разрядный ана лого-цифровой преобразователь 2,, блок 3 управления, источник 4 опорного напряжения„ блок 5 двухпозиционных переключателей, равноплечий делитель 6 напряжения, секционирован- 20 ный умножающий цифроаналоговый пре образователь 7, умножающий цифроана логовый преобразователь 8, инвер,тор 9 элемент 10 задержки, счетчик

Ф

11, дешифратор 12.

Секционированный умножающий цифроаналоговый преобразователь содержит ключи 13, резисторы 14. Умножающий цифроаналоговый преобразователь содержит ключи 15, резисторы 16. 30

: Равноплечий делитель б содержит ре, зисторы 17 и 18. Блок 5 содержит

; ключи 19. Блок управления содержит резисторы 20 и элементы И 21, Для систем с отрицательной обратной связью при достаточно большом коэффициенте усиления в контуре стабильность сигнала на выходе полно ст ью определяется стабильностью цепи обратной связи. 40

В последовательно-параллельных аналого-цифровых преобразователях сигнал рассогласования приводится к выходу m-разрядного аналого-цифрового преобразователя„ Следователь-.. . но, контур обратной связи Формируется из цифроаналогового преобразователя обратной связи и вычитающего; устройства. Поскольку эта цепь совместно с источником опорного напряжения фактически Формирует разность между эталонной мерой и измеряемой величиной, то путем различных корректирующих процедур, даже при точности m-разрядного аналого-цифрового преобразователя значительно более низкой чем точность последовательноУ параллельного аналого-цифрового ггреобраэователя, погрешность преобраэования на последнем такте может быть определена как сумма относительной погрешности определения последней разности на входе m-разрядного аналого-цифрового преобразователя и относительной погрешности самого m-разрядного аналого-цифрового преобраэо= ватепя. Но точность формирования раэностного сигнала на входе m-раз- рядного аналого-цифрового преобразователя полностью определяется точность цифроаналогового преобразователя обратной связи и вычитающего узла. Следовательно, повышение точностных характеристик этой цепочки прямо влияет на повышение точности последовательно-параллельного аналого-цифрового преобразователя.

Схема замещения цифроаналогового преобразователя может быть представлена в виде последовательно включен-. ных источника опорного напряжения U и кодоуправляемой проводимости Yм., Тогда в соответствии с фиг.1 можно э апис ать

Jx Jv + 1н

Для напряжений, получают

Yl м

= U.-"- — U

Ху 0 Y 7 (2)

-3 -J где J u J - токи на выходах прен обраэователей 8 и 7;

U„ tt U — напряжения входного сигнала и источника 4;

Y„, Y„,ӄ— проводимости делителя

6, преобразователей

8и7.

Преобразователь работает следующим образом.

В исходном состоянии на выходной информационной шине блок 3 устанавливает нулевой код. Это приводит к состоянию суммарной проводимости умножающего цифроаналогового преобразователя 8 и секционированного умножающего цифроаналогового преобразователя 7, что выражается в следующем виде

Уо Уот (2 1) н ф (3) где и --число двоичных разрядов умножающего цифроаналогового преобразователя 8 и секционированного умножающего цифроанапогового преобразователя 7;

У„- младший квант цифроуправляемой проводимости.

1462475

В начальном состоянии счетчик 11 обнулен и все выходы блока 5 подключены к соответствующим,аналоговым входам преобразователя 7.

Проводимость плеч равноплечного делителя 6 напряжения выбирается рав ной У„ . Тогда для напряжения на входе m-разрядного аналого-цифрового преобразователя 2 справедливо равен- 10 ство л

-(2 "1) Yg+Yg (4)

-1) Yn+Yn x = x т.е. K„; — 1 Кно= О.

Далее блок 3 вырабатывает первый импульс запуска m-разрядного аналогоцифрового преобразователя 2 и через элемент 10 этот же импульс заносится в счетчик 11. В результате m-pas20 рядный аналого-цифровой преобразователь 2 выдает .результаты кодирования в блок . 3, где они обрабатываются по установленному алгоритму и -поступают на выходную шину. К этому моменту первый ключ 19 блока 5 под воздействием сигнала с выхода дешифратора

12 подключает аналоговый вход первой секции секционированного умножающего цифроаналогового преобразователя 7 к выходу источника 4 опорного напряжения. Причем число разрядов секции равно m. Старшие m разрядов блока 3 осуществляют управление

3 соответствующими ключами 15 умножающего цифроаналогового преобразователя 8 и старшей секции секционирован" ного умножакщего цифроаналогового преобразователя 7.

В результате в схеме устанавливаются следующие соотношения и

"2 Ул «л

К ы — -Т=- ю -2

x,,l (N- НТу э и (5) (n-m) 45

-2 И;Ул

К нл 2 Г - У (m-tl 1m-й) где N = g(m-1) 2 +g(m-2) 2 +

+,...+д 2 — результат первого кодирования m-разряднorо цифровorо преобразователя,2. .Следует отметить, что те разряды первой секции, для которых g; равно. нулю, не выключаются их схемы, а замещают аналогичные разряды в умножающем цифроаналоговом преобразователее 8, Проводимость, которая в зависимости от значения N, исключается из

Y включается параллельно Y В то же время, поскольку на информационный вход умножающего цифроаналогового преобразователя 8 поступает инверсия кода N, то соответствующие проводимости будут исключены из YÄ, так как оба их вывода получаются подключенными к одной и той же точке — инвертирукщему входу операционного усилителя 1.

Для сигнала на входе m-разрядного аналого-цифрового преобразователя 2 после первого такта преобразования получают у, Ux 2 -Uo N (6) К„; = — 2 (7) (ивл-а1

К =-N =-(g. 2 +g

1 (sm-i) (!Ф Й1

«2 +g,2) (8) где g< 0,1

На последнем такте преобразования сформированный код в цепь .обратной связи не вводится, а только поступает на последние разряды выходной шины.

Формула изобретения

1. Последов ат ел ьно-параллельный аналого-цифровой преобразователь, Второй и все последукицке такты преобразования протекают аналогичным образом. В результате коэффициент передачи операционного . усилителя 1 возрастает эа счет уменьшения проводимости цепи обратной связи. В то же время преобразователь 7 обратной свя" зи формируется из освободившихся про водимостей посекционно. Причем неиспользуемые в зависимости от формиру". емого кода проводимости замещают аналогичные проводимости из состава . умножающего цифроаналогового преобра-. зователя 8. В результате погрешности, вносимые на предыдущем такте проводимости из состава Y вычитаются в последующем такте, так как проводимости будут входить уже в состав У< или У.„°

«

Для i -го такта преобразования можно записать следующие основные соотношенйя

1462475 содержащий блок управления, m-разрядный . аналого-цифровой преобразователь и операционный усилитель, выход которого соединен с информационным входом m-разрядного аналого-цифрового преобразователя, информационные выходы которого соединены соответственно с информационными входами блока управления, информационные выходы которого соединены с соответствующими информационными входами ,:, цифроаналогового преобразователя и яв. ляются выходной шиной, о т л и ч а ю— шийся тем,что, с целью повышения точности,в него введены умножающий цифр оаналоговый пр еобр аз ов ат ель, блок двухпозиционных переключателей, эле мент задержки, счетчик, дешифратор, ( инвертор, равноплечий делитель напря-! жения, источник опорного напряжения, ,а цифроаналоговый преобразователь выполнен в виде секционированного умножающего цифроаналогового преобразователя, причем выход источника опорного напряжения соединен с эталонным входом m-разрядного аналого-цифрового .преобрasователя и первыми информационнь ми входами блока двухпозиционных переключателей, вторые информационные входы которого соединены с выходом операционного усилителя и с выходом равноплечего делителя напряжения, а выходы соединены с соответствующими аналоговыми входами секционированного умножающего цифроаналогового преобразователя, выход которого объединен с выходом и соединен с первым аналоговым входом умножающего цифроаналогового преобразователя, с первым входом рав" ноплечего делителя напряжения и с инвертирующим входом операционного усилителя, неинвертирунщий вход которого является шиной нулевого потенциала, второй аналоговый вход умножающего цифроаналогового преобразователя объединен с вторым входом равноплечего делителя напряжения, с информационным входом секционированного умножающего цифроаналогового преобразователя и является входной шиной, информационные выходы блока управления через инвертор соединены с соответствующими информаци онными входами умножающего цифроаналогового преобразователя,„управляющий выход блока упр авл ения соединен с упр авляющим в ходом m-p аз рядн ого

15 что блок управления выполнен на ре20

55 аналого-цифрового преобразователя и через элемент задержки соединен со счетным входом счетчика, выходы которого соединены с соответствующими входами дешифратора, выходы которого соединены с соответствующими управляющими входами блока двухпозиционных переключателей, и-управляющих входов блока управления являются шиной Запуск.

2. Ло следов ател ьно-пар алл ел ьный аналого-цифровой преобразователь по п 1, отличающийся тем, гистрах и группах элементов И, первые входы элементов И каждой группы .объединены и являются соответствую-, щим информационным входом блока, выходы элементов И i-й группы соединены с соответствующими первыми входами i-ro регистра, выходы регистров являются соответствующими информационными выходами блока, вторые входы регистров обьединены и являются первым управляющим входом и управляющим выходом блока, вторые входы одноименных элементов И всех групп объединены и являются соответствующими и-1 управлякнцими входами блока.

3. Последовательно-параллельный акал ого-цифровой пр ео бр аз ов атель поп.1, отличающийся тем, что секционированный умножающий цифроаналоговый преобразователь выполнен на группах ключей и резисторах, первые входы всех ключей объединены и являются информационным входом блока, вторые входы ключей каждой i-й группы объединены и являются соответствующим i-м аналоговым входом блока, третий вход каждого ключа является соответствующим информационным входом блока, выход каждого ключа соединен с первым выводом соответствующего резистора, вторые выводы резисторов объединены и являются выходом блока, 4. По сл ед ов ат ельно-пар алл ель ный аналого- цифровой преобразователь по п.1, отличающийся тем что умножающий цифроаналоговый преобразователь выполнен на ключах и резисторах, первые выводы которых объединены и являются выходом блока, второй вывод i-ro резистора соединен с выходом i-ro ключа, первые вхЬды ключей соответственно объединены и

1462475

Корректор А.Обручар

Заказ 735/55 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, r.Ужгород, ул. Гагари а, еа It

Г ина 101 являются первым аналоговым входом блока, вторые входы ключей объединены и являются вторым аналоговым вхоСоставитель А.Титов

Редактор И,Касарда Техред М.Ходанич

8 дом блока, третьи входы ключей являются соответствуницими информационными входами блока.